## 공개특허 세2002-/1438호(2002.09.12)

목 2002-0071 438

#### (19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. CL.<sup>7</sup> 6110 11/15 (11) 공개번호

특2002-0071438

(43) 공개일자 2002년09월12일

(21) 출입번호 10-2001-0068366 (22) 출입되자 2001년11월03일 (30) 우선권주장 JP-P-2001-00060299 2001년03월05일 일본(JP) (71) 출입인 미쓰비시덴키 가부시키가이샤 일본국 도쿄도 지요다쿠 마루노우치 2초대 2반 3고 (72) 발명자 이다까하데또 일본도교도지요다꾸마루노우찌2쪼메2-3미쓰비시덴키가부시키가이샤배 (74) 대리인 장수길, 구영창

(54) 전기 저항치 변화에 따라 데이터를 기억하는 데이터 판독미진이 큰 기억 장치

ياري ج

문원 발명은 행렬형으로 배치된 메모리 셀 MC의 행에 각각 대응하고, 판독 워드션 RML이 배치되며, 열메 각각 대용하여 비트선 BL 및 기준 전압 배선 SL이 배치된다. 데미터 판독 전류 Is는 데이터 판독 회로 (52a)로부터 판독 기준 전압 Vss 사이에, 데이터 버스 IBC, 컬럼 선택 게이트 CSG, 비트선 BL, 기준 전압 배선 있을 통해 형성되는, 선택 메모리 셀을 통과하는 전류 경로플 흐른다. 데이터 판독 회로는 데이터 판독 전류에 의해 선택 메모리 셀에 생기는 전압 변화를 검지하여 판독 데이터 DOUT을 클릭한다. 비트선 BL 및 기준 전압 배선 SL 중의 전류 경로에 포함되는 부분의 전기 저항치의 합은, 선택 메모리 셀이 속하 는 행에 의존하지 않고, 거의 일정치가 되도록 설정되는 것을 특징으로 한다.

366

ARMA

박악 자성체, 저소비 전력, 기억 장치, 데이터 레벨, 판독 워드션, 기입 워드션, NTJ 메모리 셈, 교정 자기총, 자유 자기층

17.48.44

正型型 过程器 遊響

도 1은 본 발명의 실시에 1에 따른 MRAM CIHOL스의 전체 구성을 나타내는 개략 블록도.

도 2는 실시에 1에 따른 메모리 어레이 및 그 주변 회로의 데이터 판독에 관련된 구성을 상세히 설명하기 위한 도면.

도 3은 실시예 1에 따른 배트선 및 기준 전앞 뻐선의 뻐치예를 나타내는 구조도.

도 4는 메모리 설에 대한 데이터 판독 및 데이터 기입 동작을 설명하는 타이망차트.

도 5는 프리차지 전압을 접지 전압으로 한 경우에서의 데이터 판독 및 데이터 기입을 설명하는 타이밍차 트.

도 6은 십시에 1의 변형에 1에 따본 메모리 어레이 및 그 주변 회로의 데이터 판독에 관련된 구성을 상세 히 설명하기 위한 도면.

도 7은 실시에 1의 변형에 2에 따른 메모리 어레이 및 그 주변 회로의 데이터 판독에 관련된 구성을 삼세히 설명하기 위한 도면.

도 8은 실시에 2에 따른 메모리 머레이 및 그 주변 회로의 데미터 판독에 관련된 구성을 상세히 설명하기 위한 도면.

도 9는 실시예 2의 변형에 1에 따른 메모리 어레이 및 그 주변 화로의 데이터 판독에 관련된 구성을 상세 히 설명하기 위한 도면.


도 10은 실시에 2의 변형에 2에 따른 메모리 어레이 및 그 주변 회로의 데미터 판독에 관련된 구성을 상세히 설명하기 위한 도면.

도 11은 실시예 3에 따른 에모리 어레이 및 그 주변 회로의 테이터 판독에 관련된 구성을 상세히 설명하

35-1

# BEST AVAILABLE COPY






- 기 위한 도면.
- 도 12는 본 발명의 실시에 4에 따른 배유서 디바이스의 데이터 판독에 관련된 구성을 나타내기 위한 도면.
- 도 13은 [HOI오드를 이용한 MTJ 메모리 셈의 제1 구성예를 나타내는 개략도.
- 도 14는 도 13에 도시한 NTJ 메모리 셉을 반도체 기판 상에 배치한 경우의 구조도.
- 도 15는 다이오드를 이용한 MTJ 메모리 셅의 제2 구성예를 나타내는 개략 도.
- 도 16은 도 ISM 도시한 NTJ 메모리 셈을 반도체 기판 상에 뻐치한 경우의 구조도.
- 도 17은 본 발명의 실시예 5에 따른 메모리 머레이 및 그 주변 회로의 데이터 판독에 관련된 구성을 상세 . 히 설명하기 위한 도면
- 도 18은 본 발명의 실시에 5의 변형에 1에 따른 메모리 어레이 및 그 주변 회로의 데이터 판독에 관련된 구성을 상세히 설명하기 위한 도면.
- 도 19는 본 발명의 실시에 5의 변형에 2에 따른 메모리 어레이 및 그 주변 회로의 데이터 판독에 관련된 구성을 상세히 설명하기 위한 도면.
- 도 20은 자기 터널 접합부품 갖는 메모리 셀의 구성을 나타내는 개략도.
- 도 21은 MTJ 메모리 셀에서의 데이터 판독 통작을 설명하는 개념도.
- 도 22는 MTJ 메모리 셈에 대한 데이터 기입 등작을 설명하는 개념도.
- 도 23은 NTJ 메모리 셀에 대한 데이터 기입 사에서의 데이터 기입 전류의 방향과 자계 방향의 관계를 섬 영하는 개념도.
- 도 24는 반도체 기판 상에 배치된 MTJ 메모리 셀의 구조도.
- 도 25는 행렬형으로 집적 배치된 MTJ 메모리 셀에 대한 데이터 판독 전류의 공급을 설명하는 블록도.
- 도 26은 감지 전류 공급 회로의 일반적인 구성을 나타내는 블록도.

#### 〈도면의 주요 부분에 대한 부호의 설명〉

- 10: 메모리 어레이
- 20 : 행 디코더
- 25 : 얇 디코더
- 30 : 워드션 드라이버
- 50. 60 : 판독/기업 제어 최로
- 64 : 액세스 트랜지스터
- 52a, 52b, 53 : 데이터 판독 최로
- ATR, DATR: 액세스 트랜지스터
- DM. DDM: 액세스 타이오드
- BL : 비트션
- CSG : 컬럼 선택 게이트
- CSL : 컬럼 선택선
- SL : 기준 전압 배선
- SLd : 데미 기준 전압 배선
- FL : 자유 자기층
- YL : 고정 자기층
- RWD : 워드 드라이버
- RWL : 판독 워드션
- WML : 기압 워드션
- DBP : EllOLET 버스쌍
- 08, 708 : 데이터 버스
- 60BP : 글로벌 데이터 버스쌍
- GDB, /GDB : 글로벌 데이터 버스
- LDBP : 로컬 데미터 버스쌍
- LOB, /LOB : 로컬 데이터 너스
- MTJ : 자기 터널 결합부





마지 : 더미 기억부 SDB : 의사 데이터 버스 SDB : 의사 더미 데이터 버스 SGDB : 의사 글로벌 데이터 버스

호텔의 상세관 설명

학명의 목적

#### 独思的 今哥士 기金星体 및 그 星体의 普通기술

본 발명은 기억 장치에 관한 것으로, 보다 구체적으로는, 박막 자성체 기억 장치로 대표되는, 기억 데이 터의 데이터 레벨에 따라 다른 전기 저항치를 갖는 메모리 셀을 구비한 기억 장치에 된한 것이다.

저소비 전력으로 불휘발성 데이터의 기억이 가능한 기억 장치로서, WRAM (Magnetic Random Access Memory) 다바이스가 주목받고 있다. WRAM 디바이스는 반도체 집적 회로에 형성된 복수의 박막 자성체함 미용하여 불휘말성 데이터 기억을 행하고, 박막 자성체의 각각에 대하여 랜덤 액세스가 가능한 기억 장치 이다.

특히, 최근에는 자기 터널 접합(MTJ: Magnetic Tunnel Junction)을 미용한 박막 자성체를 메모리 셀로서 이용함으로써, MRAM 장치의 성능이 비약적으로 진보한다는 것이 발표되어 있다. 자기 터널 접합을 갖는 메모리 셀을 구비한 MRAM 디바이스에 관해서는, 'A 10ns Read and Write Hon-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell', ISSCC Digest of Technical Papers, TA7.2, Feb. 2000. 및 'Non-volatile RAM based on Magnetic Tunnel Junction Elements', ISSCC Digest of Technical Papers, TA7.3, Feb. 2000. 등의 기술 문헌에 개시되어 있다.

도 20은 자기 터널 접합부흥 갖는 메모리 셈(이하 간단히 NTJ 메모리 셑미라고도 함)의 구성을 나타내는 개략도이다.

도 20을 참조하면, MTJ 메모리 셑은 기억 데미터의 데미터 레벨에 따라 저항치가 변화하는 자기 터널 접합부 MTJ와, 액세스 트랜지스터 ATR을 구비한다. 액세스 트랜지스터 ATR은 전계 효과 트랜지스터로 형성되며, 자기 터널 접합부 MTJ와 접지 전압 Yss 사이에 결합된다.

MTJ 메모리 셀에는, 데이터 기업을 지시하기 위한 기업 워드션 빼고, 데이터 판독을 지시하기 위한 판독 워드션 RML과, 데이터 판독 시 및 데이터 기업 시에 기억 데이터의 레벨에 대응한 전기 신호를 전달하기 위한 데이터션인 비트션 BL이 배치된다.

도 21은 NTJ 메모리 셀로부터의 데이터 판독 등작을 설명하는 개념도이다.

도 21을 참조하면, 자기 터널 접합부 MTJ는 일정 방향의 고정 자계를 갖는 지성체용(이하, 간단히 고정 자기용이라고 함) FL과, 자유 자계를 갖는 자성체용(이하, 간단히 자유 자기용이라고 함) YL을 갖는다. 고정 자기용 FL과 자유 자기용 YL 사이에는, 절면채막으로 형성되는 터널 배리어 TB가 배치된다. 자유 자기용 YL에서는, 기억 데이터의 레벨에 CD라, 고정 자기용 FL과 동일 방향의 자계 및 고정 자기용 FL과 다른 방향의 자계 중 어느 한쪽이 불휘발성적으로 기입되어 있다.

데이터 판독 시에는 액세스 트랜지스터 ATROI 판독 워드션 RM인 활성화에 따라 턴온된다. 이에 따라, 비트선 현~자기 터널 점합부 MTJ~액세스 토랜지스터 ATR~접지 전압 Vss의 전류 경로에, 도시하지 않은 데이터 판독 회로로부터 일정 레벨의 데이터 판독 전류로서 공급되는 감지 전류 Is가 흐른다.

자기 터널 접합부 MTJ의 전기 저항치는, 고정 자기총 FL과 자유 자기총 VL 사이의 자계 방향의 상대 관계 때 MD라 변화한다. 구체적으로는, 고정 자기총 FL의 자계 방향과 자유 자기층 VL에 기입된 자계 방향이 동일한 경우에는, 양자의 자계 방향이 다른 경우에 비하여 자기 터널 점합부 MTJ의 전기 저항치는 작아진다.

따라서, 데이터 판독 시에는, 감자 전류 Is에 의해 자기 터널 접합부 MTJ에서 생기는 전압 강하는, 자유 자기총 YL에 기억된 자계 방향에 따라 다르다. 이에 따라, 비트선 RL을 일단 고전압으로 프리차지한 상 태로 한 후에 감지 전류 Is의 공급을 개시하면, 비트선 RL의 전압 레벨 변화를 검지함으로써 MTJ 메모리 셀의 기억 데이터를 잔뜩할 수 있다.


도 22는 NTJ 메모리 셀에 대한 데이터 기입 동작을 설명하는 개념도이다.

도 22를 참조하면, 데이터 기입 시에는 판독 워드선 RML은 비활성화되며, 액세스 트랜지스터 ATR은 턴 오 프된다. 이 상태에서, 자유 자기총 VL에 자계를 기입하기 위한 데이터 기업 전류가 기업 워드선 FML 및 비트선 BL로 각각 호른다. 자유 자기총 VL의 자계 방향은 기업 워드선 FML 및 비트선 BL을 각각 흐르는 데이터 기업 전류의 방향의 조합에 따라 결정된다.

도 23은 데이터 기업 사에서의 데이터 기업 전류의 방향과 자계 방향의 관계를 설명하는 개념도이다.

도 23을 참조하면, 횡축으로 도시되는 자계 IN는 기업 워드선 顺L을 흐르는 데이터 기압 전류에 의해 생기는 자계 H(UNL)의 방향을 나타낸다. 한편,중축으로 도시되는 자계 Hy는, 비트션 EL을 흐르는 데이터 기업 전류에 의해 발생되는 자계 H(BL)의 방향을 나타낸다.

자유 자기층 VL에 기억되는 자계 방향은, 자계 H(WR)와 H(BL)의 합이 도면 중에 도시되는 아스테로이트 특성선의 외축 영역에 도달하는 경우에만, 새롭게 기입된다. 즉, 아스테로이드 특성선의 내측의 영역에 상당하는 자계가 인기된 경우에는, 자유 자기층 VL에 기억되는 자계 방향은 갱신되지 않는다. 靈



따라서, 자기 터널 전함부 MTJ약 기억 데이터를 기압 통적에 의해 정신하기위해서는, 기압 워드션 WRL과 네트선 BL의 양방향으로 전류를 즐릴 필요가 있다. 자기 터널 접합부 #TJ에 일단 기억된 자계 방향 즉, 기억 데이터는 새로운 데이터 기입이 실행되기까지의 동안 불휘발성적으로 유지된다.

데이터 판독 용작 시에도, 버트선 BL에는 감지 전류 Is가 호른다. 그러나, 감지 전류 Is는 임반적으로, 상술한 데이터 기입 전류보다는 1~2자릿수 정도 작아지도록 설정되기 때문에, 감지 전류 Is의 영향에 의 해 데이터 판독 시에 MTJ 메모리 셈의 기억 데이터가 잘못하여 재기입者 가능성은 적다.

상습한 기술 문헌에서는, 미러한 MTJ 메모리 셀을 반도체 기관 상에 집적하여 랜덤 액세스 메모리(RAM)인 MRM 디바이스를 구성하는 기술이 개시되어 있다.

도 24는 반도체 기판 상에 뻐치된 MTJ 메모리 셀의 구조도이다.

도 24룹 참조하여 반도체 주 기판 SUB 상의 p형 영역 PAR에 액세스 트랜지스터 ATROI 형성된다. 액세스 트랜지스터 ATR은 n형 영역인 소스/드래인 영역(110, 120)과 게이트(130)를 갖는다. 소스/드래인 영역 (110)은 제1 급속 배선용 체에 형성된 급속 배선을 통해 접지 전압 Vss와 급합된다. 기입 위드선 WL에 는,제2 급속 배선총 M2에 형성된 급속 배선이 이용된다. 또한,비트선 BL은 제3 금속 배선총 M3에 설치 된다.

자기 터널 접합부 MTJ는, 기입 워드선 WRO 설치되는 제2 금속 배선층 M2와 비트선 BLO 설치되는 제3 금속 배선층 M3 사이에 배치된다. 액세스 토랜지스터 ATR의 소스/드레인 영역(120)은 컨택트홈에 형성된 금속막(150)과, 제1 및 제2 금속 배선층 M1 및 M2와, 배리어 메탈(140)을 통해 자기 터널 집합부 MTJ와 전가적으로 결합된다. 배리어 메탈(140)은 자기 터널 접합부 MTJ와 금속 배선 사이를 전기적으로 결합하 기 위해 설치되는 완용재미다.

이미 설명한 비와 같이, MTJ 메모리 셀에서는 판독 워드션 RML은 기입 워드션 FML과는 독립된 배선으로서 설치된다. 또한, 기업 워드션 FML 및 비트선 BL은 데이터 기입 시에서 소정치 이상의 크기의 자계를 발 생시키기 위한 데이터 기입 전류를 즐릴 필요가 있다. 【마라서, 비트선 BL 및 기입 워드션 FML은 금속 버 선율 이용하며 형성된다.

판독 워드선 RML은 핵세스 트랜지스터 ATR의 게이트 전압을 제어하기 위해 설치되는 것으로, 전류를 적극 적으로 출릴 필요는 없다. [따라서, 집적도를 높이는 관점에서, 판독 워드선 RML은 독립된 금속 배선총을 새롭게 설치하지 않고도, 게이트(130)와 동일한 배선총에서 폴리실리콘총이나 폴리사이드 구조 등을 이용 하여 형성되어 있다.

또한, 상술한 MTJ 메모리 셀뿐만 아니라, 기억 데이터의 레벨에 따라 전기 저렇지가 변화하는 메모리 셈이, ROM(Read Only Memory)이나 RAM에 일반적으로 적용되어 있다.

도 25는 행렬형으로 집적 배치된 MTJ 메모라 셑에 대한 데이터 판독 전류의 공급을 설명하는 블록도이다.

도 25를 참조하면, 고집적화된 기억 장치를 실현하기 위해서는 일반적으로, MIJ 메모리 설은 행렬형으로 배치된다. 도 25에서는, MIJ 메모리 설을 N행 $\times$ n읍(n,m) 자연수)에 배치하는 경우가 도시된다.

이미 설명한 바와 같이, 각 NTJ 메모리 설에 대하여 비트선 BL, 기립 위드선 WPL 및 판독 위드선 RML이 배치된다. 따라서, 행렴함으로 배치된 n×m개의 NTJ 메모리 설에 대하여 n개의 기입 위드선 WPL1~WPLn 및 판독 워드선 RWL1~RMLr과, m개의 비트션 BL1~BLmOJ 배치된다.

데이터 판독 시의 데이터 관독 진류 즉, 감지 전류 Is의 공급은 메모리 어레이에 인접하여 배치되는 감지 전류 공급 회로(500)에 의해 실행된다. 데이터 판독 시에는 선택된 메모리 셀 행에 대응하는 판독 워드 션 RML이 선택적으로 H 레벨로 활성화되며, 또한, 선택 메모리 셀 열에 대응하는 비트선 BL에 대하여 감 지 전류 공급 회로(500)로부터 감지 전류 Is가 공급된다. 이에 따라, 도 21에서 설명한 바와 같이, 선택 된 메모리 셸 MC에서 기억된 데이터 레벨에 따른 전압 변화가 대용하는 비트선에 발생된다.

그러나, 도 25의 구성에서는, 선택된 메모리 셀 행의 위치에 의존하여, 비트선 상에서의 감지 전류 Is의 통과 경로 릴이가 변화한다. 이러한 경로 길이의 변화에 따라 비트선 상의 감지 전류 경로의 전기 저항 치가 변화하여, 감지 전류 Is의 값이 변통될 우려가 있다.


예를 뜰면, 도 25의 구성에서, 감지 전류 공급 회로(500)에 가까운 재n번째의 메모리 셀 행이 선택된 경 우에 있어서는, 비트선 RL 상의 감지 전류(도면 중에 Isn으로 표기) 경로에 포함되는 부분은 짧기 때문에, 감지 전류 경로의 전기 저항치는 작아진다.

반대로 감지 전류 공급 최로(500)로부터 먼 축의 제1번째의 메모리 셀 행이 선택된 경우에는, 비트선 BL 상의 감지 전류(도면 중에 Isl로 표기) 경로에 포함되는 부분은 길기 때문에, 감지 전류 경로의 전기 저 항치는 커진다. 이러한 감지 전류 경로의 전기 저항치의 변동은 선택된 메모리 셀 행의 위치에 의존한, 감지 전류의 변동을 초래한다.

도 28은 감지 전류 공급 회로(500)의 일반적인 구성을 나타내는 블록도이다.

도 26番 참조하면, 일반적으로 감지 전류의 공급은 비트선 BL1~BLm에 의해 공유되는 전류 공급 유닛(510)에 의해 실행된다. 전류 공급 유닛(510)은 데이터 버스 DB에 대하여 감지 전류 Is를 공급한다. 데이터 버스 OB는 메모리 셀 열에 각각 대용하여 설치되는 컬럼 선택 게이트 CSG1~CSam을 통해 비트선 BL1~LLm과 결합된다.

컬럼 선택선 CSL1~CSLn은 메모리 셀 열에 각각 대용하여 설치되고, 열 선택 경과에 따라 선택적으로 활성화된다. 컬럼 선택 게이트 CS81~CSGm의 각각은, 컬럼 선택선 CSL1~CSLm 중의 대용하는 1개의 활성화에 따라 온한다. 예를 클면, 제1번째의 메모리 셀 열에 대용하는 컬럼 선택 게이트 CS81은, 대용하는 컬럼 선택선 CSL1의 활성화(H 레벨)에 응답하여 온하고, 데이터 버스 DBS와 비트선 BL1을 전기적으로 결합한다. 이후의 메모리 셀 열에 대해서도, 컬럼 선택 게이트는 동시에 배치된다.



이러한 구성으로 함으로써, 전투 공급 유닛(510)을 메모리 어레이 내의 복수의 비트선으로 공유하고, 선택된 메모리 셈 열메 대용하는 비트선에 대하여 감지 전류 Is를 선택적으로 공급함 수 있다.

그러나, 도 26에 도시한 바와 같은 구성으로 합으로써, 감지 전류 Is를 통과시키는 데이터 버스 DB의 경로 길이가 변화한다. 미러한 경로 길이의 변화에 따라 데이터 버스 DB 상의 감지 전류 경로의 전기 저항 치가 변화하여, 감지 전류 Is의 값미 변동될 우려가 있다.

예를 들면, 도 26의 구성에서, 전류 공급 유닛(510)에 가까운 제호번째의 메모리 쑙 열이 선택된 경우에는 데이터 버스 DB 상의 감지 전류 경로에 포함되는 부분은 짧기 때문에, 그 전기 저항치는 작아진다.

반대로 전류 공급 유닛(510)으로부터 먼 속의 제1번째의 메모리 셈 열이 선택된 경우에는 데이터 버스 OB 상의 감지 전류 경로에 포함되는 부분은 길기 때문에, 그 전기 저항치는 커진다. 미러한 감지 전류 경로 의 전기 저항치의 변동은, 선택된 메모리 셈 열의 위치에 의존한, 감지 전류의 변동을 초래한다.

#### **联系 医金代 土体 权工导的 108世**

이와 같이, 일반적인 구성의 (RAM 디바이스에서는, 선택된 메모리 셀의 위치에 의존하여 감지 전류의 변 등이 생길 우려가 있다.

이미 설명한 바와 같이, MTJ 메모리 설을 갖는 #RA# 디바이스에서는, 감지 진류 is 및 MTJ 메모리 셀의 진기 저항치에 따라 생기는 전압 변화를 검지하며 데이터 판독을 실행하고 있다. 따라서, MTJ 메모리 셀 로 대표되는, 기억 데이터의 레벨에 따라 전기 저항치가 변화하는 메모리 셀을 구비한 기억 장치에서, 감 지 전류 is의 변동은 안정된 데이터 판독 동작을 자해한다.

즉, 선택 메모리 셀의 위치에 의존하여 감지 전류가 변통하면, 메모리 어레이 내에서 데이터 판독 시에서 의 동작 마진을 동일하게 유지하는 것은 불가능하며, 기억 장치 전체의 동작 마진을 충분히 확보하는 것 이 골략했진다. 이 결과, 삼한 경우에는 오동작이 발생하여, 수출이 저하된다고 하는 문제점이 생길 우

이러한 문제점에 대처하기 위해 선택된 메모리 셀의 위치에 따라 데이터 판독 진류의 레벨을 미세 조정하는 구성으로 하는 것도 가능하지만, 이 경우에는, 데이터 판독 회로의 구성의 복잡화 및 미세 조정을 위한 설계 부하의 중대를 초래한다.

본 방영의 목적은, #RM 디바이스로 대표되는, 기억 데이터의 레벨에 따라 전기 저항치가 변화하는 메모리 셀을 구비한 기억 장치에 있어서, 선택되는 메모리 셀 위치에 의존하지 않고 데이터 판독 마진율 동일하게 유지하며, 데이터 판독의 안정화를 도모하는 것이다.

#### *백명의 구성 및 작용*


따라서, 본 발명의 주된 이점은 선택 메모리 셀이 숙하는 행에 의존하지 않고 데이터 판독 전류를 일정 레벨로 유지할 수 있기 때문에, 메모리 어레이 내에서의 데이터 판독 시의 동작 마진을 동일하게 유지하 여, 기억 장치 전체의 데이터 판독 동작을 안정화할 수 있는 점이다.

대, 기억 상지 전체의 데이터 판독 용작을 안성화할 수 있는 점이다.

본 방명의 다른 국민에 따르면, 기억 장치에 있어서, 메모리 어레이와, 복수의 판독 워드선과, 복수의 비트선과, 복수의 기준 전압 배선과, 데이터 버스와, 데이터 판독 회로와, 열 선택부와, 의사 데이터 버스를 구비한다. 메모리 어레이는 행렬형으로 배치된 복수의 메모리 셀을 갖는다. 복수의 판독 워드선으로 발성화된다. 메모리 어레이는 행렬형으로 배치된 복수의 메모리 셀을 갖는다. 복수의 판독 워드선으로 활성화된다. 복수의 비트선은 메모리 셀의 열애 각각 대용하여 설치되고, 데이터 판독 시에 있어서, 행 선택 결과에 따라 선택적으로 활성화된다. 복수의 비트선은 메모리 셀의 열애 각각 대용하여 설치된다. 복수의 기준 전압 배선은 복수의 비트선과 동월 방향을 따라 없에 대응하다 배치되며, 판독 기준 전압을 공급한다. 데이터 버스는 메모리 어레이와 인접한 양역에, 복수의 워드선과 동일 방향을 따라 배치된다. 데이터 판독 전류를 대이터 바스로 어레이와 인접한 양역에, 복수의 워드선과 동일 방향을 따라 배치된다. 데이터 판독 전류를 대이터 바스로 공급한다. 열 선택부는 복수의 비트선 중의 열 선택 결과에 따라 선택되는 1개와 데이터 버스와 한대측의 영역에서, 데이터 버스와 등일 방향을 따라 배치된다. 의사 데이터 버스는 판독 기준 전압 방대측의 영역에서, 데이터 버스와 등일 방향을 따라 배치되다. 의사 데이터 버스는 판독 기준 전압 및 각 기준 전압 배선과 전기적으로 결합된다. 복수의 메모리 설의 각각은, 기억 데이터의 레벨에 따라 전기 저항치가 변화하는 기억부와, 복수의 비트선 중의 대용하는 1개와 목수의 기준 전압 배선 중의 대용하는 1개 사이에, 기억부와 목수의 비트선 중의 대용하는 1개와 목수의 기준 전압 배선 중의 대용하는 1개 사이에, 기억부와 직렬로 전기적으로 결합되다. 복수의 판독 워드선 중의 기준 전압 배선 전략 게임이터 버스 중의 전류 경로에 포함되는 부분의 전기 저항치의 총합은, 열 선택 결과에 의존하지 않고 거의 일정하다. 따라서, 선택 메모리 셀이 속하는 업에 의존하지 않고 데이터 판독 전류를 일정 레벨로 유지함 수 있기 따라서, 선택 메모리 셀이 속하는 업에 의존하지 않고 데이터 판독 전류를 일정 레벨로 유지함 수 있기 따라서, 선택 메모리 셀이 속하는 업에 의존하지 않고 데이터 판독 전류를 일정 레벨로 유지함 수 있기

따라서, 선택 메모리 셀이 속하는 엷에 의존하지 않고 데이터 판독 전류를 일정 레벨로 유지함 수 있기 때문에, 메모리 어레이 내에서의 데이터 판독 시의 동작 마진을 동일하게 유지하고, 기억 장치 전체의 데





이터 판독 동작의 안정화를 도모할 수 있다.

이다 전략 공약의 반영화를 포스될 수 있다.

본 밤명의 또 다른 국면에 따르면, 기억 장치에 있어서, 메모리 어레이와, 복수의 워드선과, 복수의 비트선과, 복수의 워드 드라이버와, 데이터 버스와, 데이터 판독 회로와, 열 선택부을 구네한다. 메모리 어레이는, 행렬형으로 배치된 복수의 메모리 셀을 갖는다. 복수의 워드션은 메모리 셀의 행에 각각 대용하여 설치된다. 복수의 워드 드라이버는 복수의 워드션은 메모리 셀의 열에 각각 대용하여 설치된다. 복수의 워드스 중의 대용하는 1개급행 선택 결과에 따라 판독 기준 전압과 검합한다. 데이터 판독 시에, 폭수의 워드션 중의 대용하는 1개급행 선택 결과에 따라 판독 기준 전압과 검합한다. 데이터 반독 시에 포독 기준 전압과의 사이에 항성되는 전류 경로로 흐르는 데이터 판독 전류를 데이터 반스로 공급한다. 열 선택부는 복수의 배모리 생의 함선되는 전류 경로로 흐르는 데이터 판독 전류를 데이터 반스로 공급한다. 열 선택부는 복수의 배모리 생의 각각은, 기억 데이터의 레벨에 따라 전기 저항치가 변화하는 기억부와, 복수의 배모리 생의 각각은, 기억 데이터의 레벨에 따라 전기 저항치가 변화하는 기억부와, 복수의 비료선 중의 대용하는 1개와 부수의 판독 워드션 중의 대용하는 1개와의 사이에서 기억부와 직렬로 전기적으로 결합되며, 대용하는 워드션이 판독 기준 전압과 결합된 경우에 도중하는 정류 소자를 포함한다. 데이터 판독 시에, 선택된 행에 대용하는 판독 워드션과 결합된 경우에 도중하는 정류 소자를 포함한다. 데이터 판독 시에, 선택된 행에 대용하는 판독 워드션과 데이터 비스 중의, 데이터 판독 전류의 경로에 포함되는 부분의 전기 저항치의 총합은, 열 선택 결과에 의존하지 않고 거의 일정하다.

따라서, 고집적화에 적합한, 정류 소자를 이용한 메모리 셈이 행렬형으로 배치된 메모리 머레미에서, 선택 메모리 셈이 속하는 열에 약존하지 않고 데미터 판독 전류를 일정 레벨로 유지할 수 있다. 미 결과, 메모리 머레미 내에서의 데미터 판독 시의 동작 마진을 동일하게 유지하고, 기억 장치의 고집적화 및 데이터 판독 동작의 안정화를 도모할 수 있다.

미너 판독 통작의 안성화할 도모할 수 있다.

본 말경의 또 하나의 국면에 따르면 기억 장치에서, 메모리 어레이와, 복수의 워드선과, 복수의 비트선과, 기준 전암 배선과, 복수의 워드 드라이버와, 데이터 판독 최로를 구비한다. 메모리 어레이는 행결청으로 배치된 복수의 메모리 셀을 갖는다. 복수의 워드선은 메모리 셀의 행에 각각 대응하여 설치된다. 기준 전압 배선은 메모리 셀의 열에 작각 대용하여 설치된다. 기준 전압 배선은 메모리 에레이 가약 대용하여 불지되다. 기준 전압 배선은 메모리 어레이와 인접하는 영역에 복수의 비트선과 동일 방향을 따라 배치되며, 판독 기준 전압을 공급한다. 복수의 워드드라이버는 복수의 워드선에 각각 대용하여 배치되고, 각각이, 데이터 판독 시에 복수의 판독 워드선 중의 대용하는 1개를 행 선택 결과에 따라 기준 전압 배선과 전기적으로 굴합한다. 데이터 판독 회로는 대이터 판독 회로는 대이터 판독 기준 전압 사이에 형성되는 전략 경로는 데이터 판독 진류를, 복수의 비트선의 열 선택 결과에 따라 전략되는 적어도 1개로 공급한다. 복수의 메모리 셀의 각각은, 기억 데이터의 관의 열 선택 결과에 따라 전략되는 적어도 1개로 공급한다. 복수의 메모리 셀의 각각은, 기억 데이터의 관의 대용하는 1개와의 사이에서 기억부와 목숨로 전기적으로 결합되고, 대용하는 1개와 복수의 판독 위도선 중의 대용하는 1개와의 사이에서 기억부와 적별로 전기적으로 결합되고, 대용하는 워드선이 판독 기준 전압과 결합된 경우에 도통하는 정류 소자를 포함한다. 데이터 판독 시에, 선택된 열에 대용하는 비트선과에 의존하지 않고 거의 엄정하다. 의존하지 않고 거의 일정하다.

따라서, 고집적화에 적합한, 정류 소자를 이용한 메모리 셀이 행렬형으로 배치된 메모리 어레이에서, 선택 메모리 셀이 속하는 행에 의존하지 않고 데이터 판독 전류를 일정 레벨로 유지할 수 있다. 이 결과, 메모리 어레이 내에서의 데이터 판독 시의 등작 마진용 동일하게 유지하여, 기억 장치의 고집적화 및 데 이터 판독 동작의 안정화를 도모할 수 있다.

본 발명의 기타 목적 및 특징은, 첨부 도면을 참조한 Oi하의 실시예를 통해 명백해질 것이다.

이하에, 본 발명의 실시에게 대하여 도면을 참조하여 상세히 설명한다. 또, 도면 중에서의 동일 부호는 동일 또는 상당 부분을 나타내도록 한다.

#### [실시예 1]

도 1을 참조하여 MPAM 디바이스(1)는 본원 발명에 따른 기억 장치의 대표예로서 나타낸다. 또, 이하의 설명에서 분명하게 되는 바와 같이, 본원 발명의 적용은 MPAM 디바이스에 한정되는 것이 아니라, 기억 데 이터의 레벨에 따라 전기 저항치가 변화하는 메모리 셀을 구비한 기억 장치에 널리 적용시킬 수 있다.

실시에 1에 따른 MPAM 디바이스(1)는 외부로부터의 제어 신호 CMT 및 어드레스 신호 ADD에 용답하여 편당 액세스를 행하고, 기입 데이터 DIN의 입력 및 판독 데이터 DOUT의 출력율 심행한다.


생용M CIH이스(1)는 제어 신호 CMP에 용답하여 MRM CIH이스(1)의 전체 등작을 제어하는 컨트롭 회로 (5)와, 행렬형으로 배치된 복수의 MTJ 메모리 셈을 갖는 메모리 어래이(10)를 구비한다. 메모리 어레이 (10)의 구성은 후에 상세히 설명하지만, MTJ 메모리 셈의 행에 각각 대용하여 복수의 기업 워드선 WML 및 판독 워드선 RML이 배치되고, MTJ 메모리 셀의 열에 각각 대용하여 복수의 비트선 BL이 배치된다.

MRM 디바이스(1)는, 어드레스 신호 ADD에 의해 나타내는 로우 어드레스 RA에 따라 메모리 어레이(10)에 서의 형 선택을 실행하는 행 디코더(20)와, 머드레스 신호 ADD에 의해 나타내는 컬럼 어드레스 CA에 따라, 메모리 어레이(10)에서의 열 선택을 실행하는 열 디코더(25)와, 행 디코더(20)의 행 선택 급과에 기초하여 판독 워드선 RML 및 기업 워드선 때문을 선택적으로 활성화하기 위한 워드선 드라이버(30)와, 데이터 기업 시에서 기업 워드선 때문에 데이터 기업 전류를 즐리기 위한 워드선 전투 제어 회로(40)와, 데이터 판독 및 데이터 기업 시에, 데이터 기업 전류 및 감지 전류를 즐리기 위한 판독/기업 제어 회로(50,60)를 구비한다.

판독/기압 제어 회로(50 및 60)는 메모리 머레이(10)의 양단부에서의 비트선 메의 전압 레벨을 제어하며, 데이터 기압 및 데이터 판독을 각각 실행하기 위한 데이터 기압 전류 및 감지 전류를 비트선 BL로 놀러다.

도 2률 참조하면, 메모리 머레이(10)는 n행×m열(n, m: 자연수)로 배열되는 메모리 셀 kC를 갖는다.

또, 본 성시예에서는, 각 메모리 셀 MC의 구성은 도 20에 도시한 MTJ 메모리 셀과 동일하게 하지만, 각 메모리 셀메서의 자기 터널 접합부 MTJ에 상당하는 부분에 대해서는, 기억 데이터의 레벨에 따라 전기 저





항치가 변화하는 소자로 치환하는 것도 가능하다.

메모리 셀의 행(이하, 간단히 메모리 셀 행이라고 함)에 각각 대용하여, 판독 워드선 RML1~RMLN이 배치된다. 도시하지 않지만, 데이터 기입에서 선택된 메모리 셀 행에 대응하여 데이터 기입 전류를 즐리기위한 기입 워드선 柳니~柳Ln도 메모리 셀 행에 각각 대용하여 배치된다.

메모리 셈의 열(이하, 간단히 메모리 셈 열이라고도 합)에 각각 대응하여, 비트선 BL1~BLm 및 기준 전압 배선 SL1~SLm) 배치된다. 기준 전압 배선 SL1~SLm의 각각은 데이터 판독 시의 기준 전압(미하, 간단 히 판독 기준 전압이라고 합)에 삼당하는 접지 전압 Yss와, 판독/기입 제어 회로(60) 측에서 결합되고, 대응하는 메모리 셑 열에 속하는 메모리 셉 중의 액세스 트랜지스터 ATR의 소스측 영역의 각각과 또한 결합된다.

또, 이하에서는, 판독 워드선 및 비트선을 총괄적으로 표현하는 경우에는, 부호 RML 및 NL을 각각 미용하여 표기하도록 하고, 특정한 판독 워드선 및 비트선을 나타내는 경우에는, 마음 부호에 숫자를 붙여 RML1, NL1과 같이 표기하도록 한다.

메모리 머레미(10)의 주변에서, 메모리 셸 열의 각각에 대응하여 덜럼 선택선  $CSL1 \sim CSLm$ , 컬럼 선택 게 이트  $CSGI \sim CSGm$  및 프리치지 트랜지스터(64-1 $\sim$ 64-m)가 설치된다. 또한, 데미터 버스 DB가 판독 워드선 메니과 등일 방향을 따라 배치된다.

열 다고더(25)는 월렁 머드레스 CA의 디코드 결과, 즉, 열 선택 결과에 따라 컬럼 선택선 CSLI~CSLm 중의, 열 선택 결과에 대응하는 1개불 선택 상태(H 레벨)로 활성화한다.

결럼 선택 게이트 CSGI~CSGm은, 판독/기입 제어 회로(50) 내에 설치되고, 비트선 BL1~BLm과 데이터 버스 DB 사이에 각각 배치된다. 컵럼 선택 게이트 CSGI~CSGm의 각각은, 컬럼 선택선 CSL1~CSLm 중의 대용하는 I개의 활성화에 응답하여 온하고, 데이터 버스 DB와 대용하는 비트선 BL을 결합한다. 즉, 비트선 BL과 데이터 버스 DB는 판독/기입 제어 회로(50) 측에서 전기적으로 결합된다.

또, 이하에서는, 컬럼 선택선, 컬럼 선택 게이트 및 프리차지 트랜지스터를 총괄적으로 표현하는 경우에는, 부호 CSL, CSG 및 64를 각각 이용하여 표기하도록 하고, 목정한 컬럼 선택선, 컬럼 선택 게이트 및 프리차지 트랜지스터를 나타내는 경우에는, 이를 부호에 참자를 붙여, CSL1, CSB1, 혹은 64-1과 같이 표 기하도록 한다.

프리차지 트랜지스터(64-1~64-m)는 판독/기업 제어 회로(60)에 설치되고, 프리차지 전압으로서 이용되는 전원 전압 Vcc와, 비트선 6.1~81.m의 각각과의 사이에 전기적으로 결합된다. 프리차지 트랜지스터(64-1~64-m)의 각각은, 비트선 프리차지 신호 BLPR에 응답하여 온한다.

비트선 프리차지 신호 BLPR의 활성화에 응답하며, 각 비트선 BL은 전원 전압 Ycc로 프리차지된다.

비트선 프리차자 신호 BLPR은, MRAM CIBHOI스(1)의 스탠바이 기간과, MRAM CIBHOI스(1)의 액티브 기간 내 에서의, 데이터 기입 동작 및 데이터 판독 동작의 전후에서, 각 비트선 BL을 프리차지하기 위해 활성화된

한편, MRAM 디바이스의 액티브 기간에서의 데이터 기입 및 데이터 판독 동작 시에는 비트선 프리차지 신호 GLPR은 L레빨로 비활성화된다. 이것에 응답하여, 각 비트선 BL은 프리차지 전압과 분리된다.

다음에, 판독/기입 제어 화로(50)에 포함되는 데이터 판독 회로(52a)의 구성에 대하여 설명한다.

데이터 판독 회로(52a)는 데이터 판독 시에 활성화되는 제어 신호 RE에 용답하며 통작하고, 데이터 판독 전류인 강지 전류 Is를 공급함과 함께 감지 전류 Is에 의해 선택 메모리 셀에 생기는 전압 변화를 검지하 여 판독 데이터 DOUT을 출력한다.

데이터 판독 회로(52a)는, 전원 전압 Vcc를 받아 노드 Ns1 및 Ns2에 밀정 전류를 각각 공급하기 위한 전 류완(161 및 162)과, 노드 Ns1과 노드 Nrf 사이에 전기적으로 결합되는 N형 MOS 트랜지스터(163)와, 노드 Ns2와 접지 전압 Vss 사이에 직렴로 결합되는, N형 MOS 트렌지스터(164) 및 저항(168)과, 노드 Ns1 및 Ns2 사이의 전압 레벨 차를 증폭시켜 판독 데이터 DOUT을 출력하는 증폭기(165)를 갖는다. 노드 Nr1은 데이터 버스 DB와 전기적으로 결합된다.

트랜지스터(183 및 164)의 게이트에는 소정 전압 Vref가 제공된다. 전류원(161 및 162)의 공급 전류량 및 소정 전압 Vref는 감자 전류 Is의 섭계치에 따라 섭정된다. 저항(166 및 167)은 노드 Ns1 및 Ns2를 접 지 전압 Vss로 좋다운하기 위해 섭치된다.

이러한 구성으로 함으로써. 데이터 판독 회로(52a)는 데이터 판독 시에, 데이터 버스 DB에 일정한 감지 전류 Is을 공급한다. 데이터 판독에서는, 선택 애모리 설에 대응하여 데이터 판독 회로(52a)와 판독 기 준 전압인 접지 전압 Vss 사이에 형성되는, 데이터 판독 회로(52a)~데이터 버스 DB~컬럼 선택 게이트 CDS~비트선 6L~자기 터널 집합부 MTJ~액세스 트랜지스터 ATR~기준 전압 배선 SL~접지 전압 Vss(판독 기준 전압)의 전류 경로로 감지 전류 Is가 흐른다.


이에 따라, 에모리 셀 MC 중의 자기 터널 정합부 MTJ에 생긴 전압 변화줄, 비트선 BL 및 데이터 버스 DB 를 통해 노드 Nr1로 전달할 수 있다.

선택 메모리 셀이 H 레벨('I') 데이터 및 L 레벨('O') 데이터를 기억하고 있는 경우에 각각 대응하는, 노 드 Nri의 전압을 Vn 및 Vi로 하면, 노드 Ns2의 전압은 전압 Vn 및 Vi의 중간의 전압 Vm으로 설정된다. 즉, 저항(158)의 저항치에 의해 전압 Vm은 조정된다.

데이터 판독 회로(52a)는 노드 Ns1 및 Ns2의 전압 차를 증폭시킴으로써, 기억 데이터의 레벨에 대응하는 선택 메모리 셀에서의 전압 변화를 검지 증폭하여, 판독 데이터 DOUT를 출력한다.

또한, 기준 진압 배선 SLOI 전지 진압 Vss와 결합되는 영역과, 비트선 BL로 감지 전류 Is가 공급되는 영





역은, 메모리 어레이(10)를 사이에 두고 열 방향으로 상호 반대속에 위치한다.

도 3을 참조하면, 거준 전압 배선 SL은 비트션 BL과 동일 배선총(예금 물면 M2)에서 동일 형상 또한 동일 재질로 형성된다. 이에 따라, 기준 전압 배션 SL 및 비트션 BL의 단위 긜미당 전기 저항치는 마찬가지의 강으로 설정된다.

기준 전압 배선 있 및 비트선 RL을 이와 같이 형성함과 함께, 도 2에 도시된 바와 같이, 메모리 어래이의 일단촉과 그 반대촉(E)단촉)의 각각에서, 각 기준 전압 배선 SL과 접지 전압 Vss의 결합 개소 및 감지 전 류 Is가 공급되는 데이터 버스 DB와 각 비트선 BL의 결합 개소(즉, 컬럼 선택 게이트 CS6)를 설치함으로 써, 선택된 메모리 셀 행의 위치에 관계없이, 감지 전류 Is의 전류 경로에 포함되는 비트선 BL 및 기준 전압 배선 SL의 저항치의 합을 거의 일정하게 유지함 수 있다.

이에 따라, 선택된 메모리 셀 행에 의존하여, 감지 전류 Is가 변동하는 것을 받지할 수 있다. 이 결과, 메모리 어레이 내에서 테이터 판독 시의 동작 마진출 동일하게 유지하여, KRAM CIHP이스 전체의 동작 마진출 충분히 확보할 수 있다.

또, 기준 전압 배선 SL은, 비트선 BL과 단위 길이당 저항치가 동일하게 되도록 설계되는 것이 필요하며, 이 조건이 만족되는 한, 각각의 배선을 다른 금속 배선층에 설치하는 것도 가능하다.

다음에 도 4를 참조하며 메모리 셀에 대한 데이터 판독 및 데미터 기입 동작을 설명한다.

우선, 테이터 기업 시의 동작에 대하여 설명한다.

도 2에서는, 데이터 기업에 관련된 주변 화로의 배치 및 구성의 도시를 생략하였지만, 메모리 셈 행에 각각 대응하여 배치되는 기업 워드선 빼내고, 비트선 BL의 전압 및 전류를 이하여 진술한 바와 같이 제어함으로써 데이터 기업을 실행할 수 있다.

워드션 드라이버(30)는 형 디코더(20)의 형 선택 결과에 따라, 선택 행에 대용하는 기입 워드선 ᄦ씨의 전 알을 선택 상태(H 레벨)로 구동한다. 비선택 행에서는, 기입 워드선 ᄦL와 전압 레벨은 비선택 상태(L 레벨: 접지 전앙 Yss) 그 대로이다.

데이터 기입 시에는, 선택 행에 대용하는 기입 워드선 峽L에서, 데이터 기입 전류 lp가 흐른다. 한편, 비선택 행에서는 데이터 기입 전류는 호르지 않는다.

판독/기업 제어 회로(50 및 60)는, 메모리 어램이(10)의 양단에서의 비트선 8.의 전압을 제어할으로써, 기업 데이터의 데이터 레벨에 따른 방향의 데이터 기업 전류를 생기게 한다. 예를 들면, '\'의 기억 데이터를 기압하는 경우메는, 판독/기업 제어 회로(60) 촉의 비트선 전압을 고전압 상태(전원 전압 Vsc)로 설정하고, 반대륙의 판독/기업 제어 회로(50) 축의 비트선 전압을 자전압 상태(접지 전압 Vss)로 설정한다. 이것에 의해, 판독/기업 제어 회로(60)로부터 판독 기업 제어 회로(50)로 향하는 방향으로 데이터기업 전류 +\w가 비트선 8.을 흐른다. 한편, '0'의 기억 데이터를 기압하는 경우메는, 판독/기업 제어 최로(50 및 중0) 촉의 비트선 전압을 고전압 상태(전원 전압 Vsc) 및 저전압 상태(접지 전압 Vss)로 각각 설정하고, 판독/기업 제어 회로(50)로부터 판독 /기업 제어 회로(60)로 향하는 방향으로 데이터 기압 전류 -\w가 비트선 8.을 흐른다.

이 때, 대이터 기입 전류  $\pm 1*를 각 비트선에 슬릴 필요는 없으며, 판독/기입 제어 회로(50 및 60)는, 네이터 버스 08 및 컬럼 선택 게이트 CSG1~CSGm을 통해, 선택 열에 대응하는 일부의 비트선으로 데이터 기입 전류 <math>\pm 1*를 선택적으로 슬리도록, 상술한 비트선 BL의 전압을 제어하면 된다.$ 

다음에 데이터 판독 시의 동작에 대하여 설명한다.

도 20에서 설명한 바와 같이, 각 비트선 BL은 데이터 판독 통작에 앞서서, 전원 전압 Vcc로 프리치지된다. 데이터 버스 DB에 대해서도, 마찬가지로, 전원 전압 Vcc로 프리치지된다.

데이터 판독 시에, 워드선 드라이버(30)는 행 디코더(20)의 행 선택 결과에 따라 선택 행에 대응하는 판 톡 워드선 RML을 선택 상태(H 레벨)로 구동한다. 선택 행에서는, 판독 워드션 RML의 전압은, 비선택 상 태(L 레벨: 접지 전압 Vss) 그대로이다. 또한, 후에 설명하는 더미 메모리 셀에 대응하는 더미 판독 워 드선에 대해서도 행 선택 결과에 따라 구동된다.

선택된 메모리 셀 행에서, 판독 워드선 RPLOI H 랩벨로 활성화되면, 대용하는 액세스 트랜지스터 ATROI 턴 곧하고, 자기 터널 집합부 MTJ는 접지 전압 Yes로 춥다운된다. 한편, 선택된 메모리 셀 열에서, 대용 하는 비트선 RL에는 혈립 선택 게이트 CSG 및 데이터 버스 따라 통해 데미터 판독 회로(52a)에 의해, 일 정한 감지 전류 Is가 호른다.


따라서, 선택 메모리 셀에 대용하는 비트선 BL 및 데이터 버스 BB는, 기억 데이터 레벨에 따른 자기 터널 접합부 MTJ의 전기 저항치에 대응하는 전압(Vh 혹은 VI)에 수렴해 간다. 한편, 선택된 메모리 셀 행에 속하는 메모리 셀 중, 비선택의 메모리 셀 열에 속하는 것에 대해서는, 데이터 베이스 BB와 결합되지 않 기 때문에, 비트선 BL의 전압은 접지 전압 Vss까지 저하한다.

이러한 데이터 판독 동작에 의해, 기억 데이터 레벨에 따른 메모리 셀 MC의 전기 저항치의 차이를 전압 차로 변환하여 검지 중폭시켜, 데이터 판독용 살형할 수 있다.

또한, 바트선 BL의 프리처지 전압을, 점지 전압 Yss로 하여도 데이터 판독을 실행할 수 있다.

도 5는, 프리차지 견압을 접지 전압 Vss로 한 경우에서의 메모리 셀에 대한 데이터 판독 및 데이터 기업 클 설명하는 타이밀차트이다.

도 5를 참조하면, 데이터 기압 시에서는, 데이터 기압 중로 후에서의 데이터 버스 BB의 설정 진압이,데 이터 판독에서의 프리차지에 대비하며, 접지 전압 Vss로 설정되는 점이 도 4와 비교하여 다르다. 다른 신호 배선의 전압 및 전류 파형은, 도 4에 도시한 바와 마찬가지이기 때문에 상세한 설명은 반복하지 않



는다.

데이터 판독 전에, 비트선 9L 및 데이터 버스 DB는 접지 전압 Yss로 프리차지된다.

데이터 판독 시에서, 선택된 에모리 셈 열에 대용하는 비트선 RL은 컬럼 선택 게이트 CSG 및 데이터 버스 따를 통해 데이터 판독 최로(52s)에 의해 즐겁되어 감지 전류 Is의 공급을 받는다. 한편, 비선택 메모리 셀 열에 대용하는 비토선은 접지 전압 Vss로 유지된다.

선택 메모리 설에 대용하는 비트선 BL 및 데이터 버스 DB에서, 기억 데이터 레벨에 따른 전압 변화(상 송)가 생긴다. 이 결과, 도 4의 경우와 마찬가지로, 비트선 BL 및 데이터 버스 DB는 기억 데이터 레벨에 따른 자기 터널 접합부 MTJ의 전기 저항치에 대용하는 전압으로 수렴해 간다. 이에 따라서, 기억 데이터 레벨을 반영한 메모리 셀의 전기 저항치의 차이를 전압 차로 변환하며 데이터 판독을 실행할 수 있다.

도 4 및 도 5에서 섭당한 U/와 같이, 데이터 판독 전에서의, 비트선 BL 및 데이터 버스 DB의 프리차지 전 압은, 전원 전압 Vcc 및 접지 전압 Vss 중 어느 하나로 하여도 데이터 판독을 실행할 수 있다.

단, 프리차지 전압을 접지 전압 Vss로 한 경우에는, 선택된 비트선 BL에만 감지 전류 Is가 끌러, 비선택의 비트선 BL에 대하여 프리차지를 위한 충진 전류 및 그 방전 전류를 끌릴 필요가 없기 때문에, 소비 전력을 저감시킬 수 있다.

한면, 전원 전압 Vcc를 프리차지 전압으로 한 경우에는, 소비 전력은 상대적으로 증가하지만, 비트선 8L 및 데이터 버스 DB의 전압 변화를 신숙하게 밤상시킬 수 있으므로 데이터 판독을 고속화할 수 있다. 따라서, 프리차지 전압은 이러한 목성을 고려하여 설정하면 된다..

#### [실시예 1의 변형에 1]

도 6을 참조하면, 실시에 I의 변형에 I에 따른 구성에서는, 도 2에 도시한 실시에 I에 따른 구성과 비교 하면, 기준 전압 배선 SLO 행 방향으로 인접하는 메모리 쇌 사이에서 공유되는 점이 다르다. 예를 들면, 비트선 BLI 및 BL2에 각각 대응하는 제1번째 및 제2번째의 메모리 셀 열에 속하는 메모리 셀은, 등 일한 기준 전압 배선 SLI를 공유한다. 이후의 메모리 쇌 열에 대해서도, 기준 전압 배선 SL은 마찬가지 로 배치된다. 따라서, 메모리 어레마(10) 전체에서는, k개(k: w/2로 나타나는 자연수)의 기준 전압 배선 로 배치된다. 따라서 31~SLk가 배치된다.

또. 도 6에서는, 메모리 어레이(10)에 행렬형으로 배치되는 메모리 셀 Mc 중, 제j번째(): 1~n의 자연 수)의 메모리 셀 행에 대용하는 판독 워드션 RNLJ 및 대응하는 메모리 셀의 일부를 대표적으로 도시하고 있지만, 그 밖의 메모리 쓸 행 및 메모리 셸 열에서도, 마찬가지로 판독 워드션 및 메모리 셸 MC가 배치 되어 있다. 이후의 도면에서도, 메모리 어레이(10)의 도시는 마찬가지로 한다.

또한, 프리차지 트랜자스타(64-1~64-m)는 비트션 프리차지 산호 BLPR에 용답하여, 대용하는 비트선 BLI ~RLm의 각각을, 접지 전압 Yss로 프리차지한다.

이와 같이, 비트선 BL의 프리차지 전압을, 판독 기준 전압으로서 공급되는 접지 전압 Yss와 동일하게 설 정할으로써, 대용하는 판독 위드선 RMO! 활성화된 경우에서도, 비선택의 메모리 셀 열에 대용하는 비트 선 BL로는 전류가 흐르지 않고, 기준 전압 배선 SL을 공유하는 것이 가능해진다. 이 결과, 신호 배선 수 를 삭감하여, 메모리 어레이(10)를 더욱 고집적화하는 것이 가능해진다.

그 밖의 부분의 구성 및 동작은, 실시에 1과 마찬가지이기 때문에 상세한 설명은 반복하지 않는다.

즉, 인접하는 메모리 셀 열에 의해 공유되는 기준 전압 배선 3.의 각각과, 비트선 6.의 각각은, 실시에 1과 마찬가지로, 단위 월이당 전기 저항치가 동일하게되도록 형성되기 때문에, 메모리 어래이 내에서 데이 터 판독 시의 동작 마진을 동일하게 유지하여, MRAM CIBH이스 전체의 동작 마진을 충분히 확보할 수

#### [실시예 1의 변형예 2]

도 7을 참조하면, 실시에 1의 변형에 2에 따른 구성에서는, 각 비트선 8L은, 폴드형 구성에 따라 배치된

메모리 어레이(10)에 있어서, 메모리 쇌 열에 각각 대용하여, 비트선 Bli~Rlm의 각각과 상보의 비트선 /Bli~/BlmOi 더욱 배치된다. 비트선 Bli 및 /Bli은 비트선쌍을 구성한다. 이후의 메모리 셈 열메서도 마찬가지로 비트선쌍이 구성된다.

비트선/BL1~/BLm의 각각은 , 단위 길이당 전기 저항치가 비트선 BL1~BLm의 각각과 유사하게 되도록, 실 시예 1에서의 비트선 BL 및 기준 전압 배선 SL과 마찬가지로 배치된다.


또, 비트선쌍의 한쪽과 다른 쪽을 각각 구성하는, 비트선 BL1~BLm 및 /BL1~/BLm을 각각 총청하는 경우에는, 비트선 BL 및 /BL로 표기하도록 한다.

기준 전압 배선 SLI $\sim$ SLm은 인접하는 메모리 셀 열의 각각에 대응하여 배치되며, 인접하여 배치되는 동일 메모리 셸 열에 속하는 메모리 셸 사이에서 공유된다.

기준 전압 배선 SL1~SLm의 각각은 비트선 BL1, /BL1~RLm, /BLm의 각각과, 단위 길이당 전기 저항치가 마찬가지가 되도록, 실시에 1과 마찬가지로 배치된다.

메모리 셀 MC는 1행마다, 비트선 BL1~RLs 및 /BL1~/BLs 중 어느 한쪽과 결합된다. 예출 등면, 제J번째 의 매모리 셀 행에 속하는 메모리 셀 MC는 비트선 BL1~BLs과 결합되고, 제(J+1)번째의 메모리 셀 행에 속하는 메모리 셀 MC는 비트선 /BL1~/BLs과 접속된다.

O) 결과, 판독 워드선 RWLO) 행 선택 결과에 ID라 선택적으로 활성화되면, 비트선쌍의 한쪽 BL1~BLm 및 비트선쌍의 다른 쪽 /BL1~.'BLm 중 OH는 한쪽이 MTJ 메모리 셀 MC와 결합된다.



메모리 어레이(10)는, 또한, 비트선 BL1, /BL1 내지 BLm, /BLm의 각각에 대응하여 더미 행을 형성하도록 설치되는 복수의 더미 메모리 셈 DRC를 갖는다.

더미 메모리 셈 OMC의 각각은, 더미 기억부 OMTJ와 액세스 트렌지스터 DATR을 갖는다.

더이 메모리 셀 DMC는, 더미 판독 워드션 DRRLO 및 DRRLI 중 어느 한쪽에 의해 선택된다. 더미 판독 워드 선 DRRLIO에 의해 선택되는 더미 메모리 셀군은, 더마 판독 워드션 DRRLIO의 활성화에 용답하며 도통하는 역세스 트랜지스터 DATR을 갖는다. 따라서, 더미 판독 워드션 DRRLIO의 활성화에 용답하며, 비트선 BL1~ BLN과 기준 전압 버선 SL1~SLM의 각각의 사이에, 더미 기억부 DMTJ가 전기적으로 결합된다.

한편, 더미 판독 워드션 메메니에 의해 선택되고 남은 더미 메모리 셈군은, 더미 판독 워드션 메메니의 활성화에 용답하여 도통하는 액세스 트런지스터 DATR을 갖는다. 따라서, 더미 판독 워드션 마메니의 활성화에 응답하여, 베트션/BLI~/BLn과 기준 전압 배선 SLI~S Lm의 각각의 사이에 더미 기억부 메지가 전기적으로 결합된다.

더미 판독 워드선 DRMLO 및 DRML1은, 비트선쌍의 한쪽 BL1~BLm 및 다른 쪽 /BL1~/BLm 중, 선혁된 메모리 웹 행에 속하는 메모리 웹 MC와 비접속이 된 한쪽출, 더미 메모리 셑 DMC와 각각 결합하도록 워드션 드라미버(30)에 의해 선택적으로 활성화된다. 이 결과, 비트선쌍의 한쪽 BL1~BLm 및 다른 쪽 /BL1~ /BLm은 선택된 메모리 셉 행에 대용하는 m개의 MTJ 메모리 셸 및 m개의 더미 메모리 셸의 한쪽과 각각 결합된다.

---이미 설명한 바와 같이 메모리 셀 KC의 전기 저항치는, 기억 데이터의 레벨에 따라 변화한다. 여기서, H 레벨('1') 데이터를 기억한 경우에서의 MTJ 메모리 셀의 전기 저항치를 Rh로 하고, L 레벨('0') 데이터를 기억한 경우에서의 메모리 셀 KC의 전기 저항치를 Ri로 하면, 데미 기억부 DATJ의 전기 저항치 Rd는, Ri 과 RN와의 중간 값으로 설정된다. 이에 따라, 데미 메모리 셀 DKC와 결합된 비트선에 생기는 전압 변화 와, 메모리 셀 MC와 결합된 비트선에 생기는 전압 변화를 비교함으로써 데이터 판독의 대상이 된, 선택 메모리 셀에서의 기억 데이터의 레벨을 판독할 수 있다.

또한, 데이터 버스 BB와 상보의 데이터 버스 /DB가 배치된다. 데이터 버스 DB 및 데이터 버스 /DB는 데이터 버스쌍 CBP를 구성한다.

데이터 버스 /DB는, 데이터 버스 DB와, 단위 긜이당 전기 저항치가 마찬가지가 되도록, 실시예 1에서의 네트션 RL에 대한 기준 전압 배선 SL과 마찬가지로 배치된다.

컬럼 선택 게이트 CSG1~CSGm의 각각은, 데이터 버스 DB 및 /DB와 대응하는 비트선 BL 및 /BL 사이에 각 각 전기적으로 결합되는 2개의 트랜지스터 스위치를 갖는다. 이를 트랜지스터 스위치는, 대응하는 컬럼 선택선 CSL의 활성화에 응답하여 온한다. 이에 따라, 선택된 메모리 셀 열에 대용하는 비트선쌍을 구성 하는 비트선 BL 및 /BL의 각각에 대하여 데이터 버스 DB, /DB와 컬럼 선택 게이트 CSG를 통해 감지 전류 Is가 데이터 판독 회로(52b)로부터 공급된다.

데이터 판독 회로(52b)는, 도 2에 도시한 데이터 판독 회로(52a)와 비교하여, 저항(168)를 구비하지 않는 점 및, 트랜지스터(64)가 데이터 버스 /DB와 경합되는 노드 Nr2와 노드 Ns2 사이에 전기적으로 경합되는 점이 다르다. 데이터 판독 회로(52b)의 그 밖의 부분의 구성은, 데이터 판독 회로(52a)와 마찬가지미기 때문에 상세한 설명은 반복하지 않는다.

데이터 판독 회로(52b)는, 데이터 버스 IB 및 108의 각각에 대하여 동일한 감지 전류 Is을 공급할과 함께 데이터 버스 08 및 108의 사미의 전압 차를 검지 증폭시켜, 데이터 판독을 심행한다.

이러한 구성으로 함으로써, 실시에 1에 따른 구성에 약해 얻을 수 있는 효과 외에, 출도형 비트선 구성에 기초하여 데이터 판독을 실행할 수 있기 때문에, 데이터 판독 마진을 충분히 확보하는 것이 가능해져서 데이터 판독 동작을 더욱 안정화시킬 수 있다.

또한, 메모리 셀 MC에 대하여 공급되는 감지 전류(도면 중의 Isc)와 더미 메모리 셀 MC에 대하여 공급되는 강지 전류(도면 중의 Isc)의 각각에 포함되는, 비트선 BL 및 기준 전압 배선 SL의 전기 저합치의 합은 마찬가지기 때문에, 미들 감지 전류를 동일 레벨로 설정하며, 상보적으로 동작시키는 데이터 판독의 마진 을 향상시키는 것이 가능해진다.

또, 도 7에서는, 더미 메모리 셀 마띠를, 메모리 머레이(10)의 단부에 배치하는 구성을 나타내었기 때문에, 메모리 셀 띠와 더미 메모리 셀 마띠로 기준 전압 배선 지을 공유하여도 큰 지장은 없다. 그러나, 더미 메모리 셀의 배치에 의해 기준 전압 배선의 공유에 지장이 생기는 경우에는, 더미 메모리 셀 마띠용과 노멀 메모리 셀 띠용으로 기준 전압 배선 있음 독립적으로 배치하는 것도 가능하다.

#### [실시예 2]

. 실시에 2에서는 선택된 메모리 셀 열의 위치에 의존하며, 데미터 버스 DB 상의 감지 전류 경로에서의 저 항치의 변동을 방지하는 구성에 대하여 설명한다.

도 8을 참조하면, 실시에 2에 따른 구성에서는 도 2에 도시한 실시에 1에 따른 구성 외에, 의사 데이터 배스 SOB가 배치되는 점이 다르다. 의사 데이터 배스 SOB는 실시에 1에서의 기준 전압 배선 SL과 네트션 티 사이의 관계와 마찬가지로, 데이터 배스 OB 사이에서 단위 길이당 전기 저합치가 동일하게 되도록 배 치된다. 의사 데이터 배스 OB는 메모라 어레이(10)를 사이에 두고, 데이터 배스 OB와 반대측의 영역에 행방향을 따라 배치된다.

의사 데이터 배스 SDB는 판독 기준 전압인 접자 전압 Vss와 결합된다.

데이터 판독 회로(52a)와 데이터 버스 08가 접속되는 영역과, 의사 데이터 버스 SDB와 접지 전압 Yss가 결합되는 영역은, 행 방향율 따라 메모리 어레미(10)를 사이에 두고 상호 반대측에 위치한다.

또한, 의사 데이터 버스 SDB는 기준 전압 배선 SL1~SLm의 각각과 전기적으로 결합된다. 따라서, 각 기

€2002-007I 438

준 전압 배선 있은 의사 데이터 배스 SDB를 통해 점지 전압 Vss와 결합된다.

의사 데이터 버스 SDB는 각 메모리 셀 열에 공통으로 배치된다. 따라서, 데이터 판독의 고정밀도화를 도 모하기 위해서는, 데이터 판독 전류 is 미외의 전류가 의사 데미터 버스 SDB를 흐르지 않도록, 각 비트션 8L의 프리차지 진압을, 판독 기준 진압과 동일 진압, 즉, 점지 진압 Vss로 설정하는 것이 필요하다.

이러한 구성으로 함으로써 선택 메모리 셈 열의 위치가 변화하여도, 감지 전류 Is의 전류 경로에 포함되는, 데이터 버스 18일 의사 데미터 버스 208의 전기 저항치의 함을 거의 일정하게 유지할 수 있다. 미에 따라, 선택된 메모리 셈 열에 의존하여, 감지 전류 Is의 전류치가 변동하는 것을 더욱 방지할 수있다. 이 결과, 매모리 어레이 내에서 데이터 판독 시의 동작 마진을, 더욱 동일하게 유지할 수가 있어 써서 디바이스 전체의 동작 마진을 충분히 확보할 수 있다.

#### [실시예 2의 변형에 1]

도 9클 참조하면, 실시에 2의 변형에 1에 따른 구성에서는, 도 6에 도시한 실시에 1의 변형에 1에 따른 구성 있에, 도 8과 미찬가지의 의사 데이터 버스 SDB가 또한 배치된다. 인접하는 메모리 설에 의해 공유 되는 기준 전압 배선 SL1~SL의 각각은 의사 데이터 버스 SDB를 통해 접지 전앙 Vss와 결합된다. 그 밖 의 부분의 구성은 도 6과 마찬가지이기 때문에, 상세한 설명은 반복하지 않는다.

이러한 구성으로 함으로써, 선택된 메모리 셀 열에 의존하여, 감지 전류 Is의 전류치가 변동하는 것을 더 육 방지함 수 있다. 이 경과, 싫시에 1의 변형에 1에 따른 효과 외에, 메모리 머레이 내메서 데미터 판 독 시의 동작 마진용, 더욱 동일하게 유지할 수 있다.

#### [실시예 2의 변형예 2]

도 10을 참조하면, 실시에 2의 변형에 2에 따른 구성에 있어서는, 도 7에 도시한 실시에 1의 변형에 2에 따른 구성 외에, 의사 데이터 버스 SDB 및 의사 데미 데이터 버스 SDBd가 더욱 배치된다.

의사 데이터 배스 SDB 및 의사 데미 데이터 배스 SDBd는 메모리 어레이(10)를 사이에 두고, 데이터 배스 쇼와 반대촉의 영역에 행 방향을 따라 배치된다.

의사 데이터 버스 SDB 및 의사 더미 데이터 버스 SDBd의 각각과, 데이터 버스 DB 및 /DB의 각각은, 단위 길이당 전기 저항치가 마찬가지가 되도록, 실시예 1에서의 기준 전압 버선 SL과 비트션 BL 사이의 관계와 마찬가지로 배치된다.

의사 데이터 버스 SDB 및 의사 더미 데이터 버스 SDB에의 각각은, 판독 기준 전압한 접지 전압 Vss와 결합 된다. 데이터 판독 회로(52b)와 데이터 버스 DB 및 /08가 접속되는 영역과, 의사 데이터 버스 SDB 및 의 사 더미 데이터 버스 SDB에와 접지 전압 Vss가 결합되는 영역은, 행 방향을 따라서, 메모리 머레이(10)를 사이에 두고 상호 반대측에 위치한다.

메모리 쉘 MC에 대하여 접지 전압 Vss를 공급하기 위한 기준 전압 배선 SLI ~SLm과, 더미 메모리 쇌 DMC 에 대하여 접지 전압 Vss를 공급하기 위한 더미 기준 전압 배선 SLd1~SLdm은 독립적으로 배치된다. 또, 더미 기준 전압 배선 SLd1~SLdm을 충청하는 경우에는, 단순히 부호 SLd를 미용하도록 한다.

의사 데이터 버스 SDB는 기준 전압 배선 SL1~SLm의 각각과 결합되고, 의사 데미 데이터 버스 SDBd는 더미 기준 전압 배선 SLd1~SLm의 각각과 결합된다.

각 기준 전압 배선 SL 및 각 더미 기준 전압 배선 SLd는, 각 비트선 BL과 단위 컬이당 전기 저항치가 마 참가지가 되도록, 실시에 1에서의 기준 전압 배선 SL과 비트선 BL 사이의 관계와 마찬가지로 형성된다. 그 밖의 부분의 구성은, 도 7과 마찬가지이기 때문에, 상세한 설명은 반복하지 않는다.

미러한 구성으로 할으로써, 메모리 어레이(10) 내에서, 선택되는 메모리 셸 MC이 속하는 행 및 열의 양방 함에 의존하지 않고, 감지 전류 Is의 전류 경로에 포함되는 신호 배선의 전기 저항치의 합을 거의 일정치 로 유지하여, 감지 전류 Is의 변동을 방지할 수 있다.

또한, 메모리 셀 MC에 대하여 공급되는 감지 전류(도면 중의 Isc)와, 데미 메모리 셀 DMC에 대하여 공급 되는 감지 전류(도면 중의 Isd)에 대해서도, 선택되는 메모리 셀 MC가 숙하는 행 및 열의 양병향에 의존 하지 않고도 통일 레벨로 설정할 수 있기 때문에, 상보적으로 동작시키는 데이터 판독의 마진을 향상시키 는 것이 가능해진다.

이 결과, 실시에 1의 변형에 2에 따른 효과 외에, 메모리 어레이 내에서 데이터 판독 시의 등작 마진을, 더욱 동일하게 유지할 수 있다.

#### [실시예 3]

도 11을 참조하면, 실시예 3에 따른 구성에서는, 더마 메모리 셀 PAC는 더마 열을 구성하도록 배치된다. 이것에 대용하여, 메모리 어래마(10)에서는 더미 열에 대용하여, 더미 비트선 DBL 및 더미 기준 전압 배선 SLd가 설치된다.


각 기준 전압 배선 SL, 더미 기준 전압 배선 SLd, 각 비트선 BL및 더미 비트선 DBL은, 단위 릴이당 전기 저항치가 마찬가지가 되도록, 실시예 1에서의 기준 전압 배선 SL과 비트선 BL 사이의 관계와 마찬가지로 형성된다. 그 밖의 부분의 구성은, 도 7과 마찬가지이기 때문에 상세한 설명은 반복하지 않는다.

데이터 버스쌍 DPP를 구성하는 데미터선의 한쪽 /OB와, 더미 비트선 DBL 사이에는 컬럼 선택 게이트 CSGd 가 배치된다. 컬럼 선택 게이트 CSGd는 컬럼 선택선 CSLd의 활성화에 응답하며 온한다. 데미터 판독 시 에서는, 선택되는 메모리 셀 열에 관계없이, 컬럼 선택선 CSLd는 활성화된다.

이러한 구성으로 함으로써, 더미 메모리 셀 DMC를, 더미 열을 구성하도록 배치하는 경우에서도, 실시예 2 의 변청예 2와 마찬가지로 데이터 판독 통작의 안정화를 도모할 수 있다.

또, 메모리 더레이(10)에서의, 메모리 셀 MC에 대용하는 기준 전압 배선 3년의 배치는 실시에 2의 변형에





1과 마찬가지로, 인접하는 메모리 성 행 간에 공유하여 메모리 어레이(10)의 고집적화를 도모할 수 있다. [실시에 4]

실시예 4에서는, 계층 데이터선 구성을 적용한 데이터 판독에 대하여 설명한다.

도 12는 본 발명의 실시에 4에 따른 NRAM 다바이스의 데이터 판독에 관련된 구성을 나타내기 위한 도면이

도 12짤 참조하면, 실시여 4에 따른 MRAM 디바이스에서는, 복수의 메모리 어레이가 행렬형으로 배치된다. 이들 메모리 어레이는, 열 방향을 따라 복수의 불록 BLKa, BLKb, …로 분합된다.

도 12에는, 메모리 어레이(10-1 10-a2, 10-b1, 10-b2)가 대표적으로 예시된다. 을 방향에 인접하는 메모리 어레이(10-a1 및 10-a2)는 동일한 블록 BLKa에 속한다. 마찬가지로, 메모리 머레이(10-b1 및 10-b2)는 동일한 블록 BLKb에 속한다.

각 블록에 대용하며, 데이터 판독 회로, 글로벌 데이터 버스쌍 및 의사 급로벌 데이터 버스가 배치된다. 도 12에서는, 블록 BLKa에 대용하는 데이터 판독 회로(53-a), 급로벌 데이터 버스쌍 60BPa 및 의사 급로 별 데이터 버스 S60Ba와, 블록 BLKb에 대용하는, 데이터 판독 회로(53-b), 급로벌 데이터 버스쌍 60BPb 및 의사 글로벌 데이터 버스 S60Bb가 대표적으로 도시된다.

글로벌 데이터 버스쌍 GDBPa는 글로벌 데이터 버스 GDBa 및 /GDBa로 구성된다. 마찬가지로, 글로벌 데이터 방 GDBPb는 글로벌 데이터 버스 GDBb 및 /GDBb로 구성된다.

데이터 판독 시에는, 각 블록에서 독립적으로 메모리 셀이 선택된다. 데이터 판독 회로(53-t 및 53-b)의 각각은, 대용하는 급로벌 데이터 버스쌍을 구성하는 급로벌 데이터 버스의 각각으로 감지 전류 is를 공급 하여 데이터 판독을 실행한다. 데이터 판독 회로(53-t 및 53-b)의 구성 및 동작은, 도 7에 도시한 데이 터 판독 회로(52b)와 마찬가지이기 때문에 상세한 설명은 반복하지 않는다.

이하에서는, 글로벌 데이터 버스쌍, 글로벌 데이터 버스 및 의사 글로벌 데이터 버스를 총괄적으로 표기 하는 경우애는, 부호 GGBP, GDB (/GDB) 및 SGDB를 각각 이용하도록 하고, 특정한 글로벌 데이터 버스쌍, 글로벌 데이터 버스 및 의사 글로벌 데이터 버스를 취급하는 경우에는, 이를 부호에 첨자콜 붙여 GDBPa, GDBa(/GDBa) 및 SGDBa와 같이 표기하도록 한다.

글로벌 데이터 버스 GDB, /GDB 및 의사 글로벌 데이터 버스 SGDB는 열 방향을 따라 배치된다. 글로벌 데 이터 버스 GDB, /GDB 및 의사 글로벌 데이터 버스 SGDB의 각각은, 단위 길이당 전기 저항치가 마찬가지가 되도록 배치된다.

각 데이터 판독 회로(53)와 각 글로벌 데이터 버스쌍 GDBP가 결합되는 영역과, 각 의사 글로병 데이터 버 스 SGDB와 판독 기준 전압인 접지 전압 Vss가 결합되는 영역은, 행렬형으로 배치되는 메모리 머레미군을 사이에 두고, 상호 반대측에 위치한다.

이러한 구성으로 합으로써, 각 블록에서 선택 메모리 셀이 숙하는 메모리 어래이의 위치에 익존하지 않고, 데이터 판독 전류의 경로에 포합되는, 글로벌 데이터 버스 608 (/608) 및 의사 글로벌 데이터 버스 SGDB의 전기 저항치의 합을 거의 일정하게 하여, 감지 전류 Is를 일정하게 유지할 수 있다.

에모리 어레이(10-a1, 10-a2, $\cdots$ )의 각각은, 도 10에 도시한 메모리 머레이(10)와 마찬가지의 구성을 갖는다. ((라서, 각각의 메모리 어레이 내 및 그 주변에 뻐치되는, 목수의 메모리 셀 10, 바트션 10, 기준 전압 배선 10, 및 컬럼 선택 게이트 CSG에 대해서는, 각각을 별도로 구별하지 않고 총괄적인 부호를 이용하여 표기한다.

이들 메모리 어레이의 각각에 대응하여, 대응하는 글로벌 데이터 버스쌍 6DBP와 결합되는 로컬 데이터 버 스쌍 LDBP가 설치된다. 각 로컬 데이터 버스쌍 LDBP는 도 10에 도시한 데이터 버스쌍 DBP에 상당하며, 로컬 데이터 버스 LDB 및 7LDB를 갖는다.

도 12에는, 메모리 어레이(10-a1, 10-a2, 10-b1 및 10-b2)의 각각 대용하여 배치되는, 로컬 데이터 버스 쌍 LOBPa1, LOBPa2, LOBPb1 및 LOBPb2가 대표적으로 나타난다.

로컬 데이터 버스쌍 LDBPal은, 로컬 데이터 버스 LDBal 및 /LDBal에 의해 구성된다. 로컬 데이터 버스쌍 LDBPa2는, 로컬 데이터 버스 LDBa2 및 /LDBa2에 의해 구성된다. 로컬 데이터 버스쌍 LDBPb1은 로컬 데이 터 버스 LDBbl 및 /LDBbl에 의해 구성된다. 로컬 데이터 버스쌍 LDBPb2는 로컬 데이터 버스 LDBb2 및 /LDBb2에 의해 구성된다.

이하에서는, 이를 로랩 데이터 버스쌈 및 로컬 데이터 버스를 충청하는 경우에는, 단순히 부호 LOBP 및 LDB(/LDB)를 이용하도록 한다.


각 에모리 어레이에 대용하여 도 7과 마찬가지의 컬럼 선택 게이트 CSG가 메모리 셀 열에 대용하여 각각 떠치된다. 컬럼 선택 게이트 CSG는 대용하는 컬럼 선택선 CSL의 활성화에 따라 선택적으로 온한다. 컬 럼 선택선 CSL은 행 방향으로 인접하는 메모리 어레이 사이에서 공유할 수 있다.

메모리 어려이 중의 비트선 BL 및 /BL은 대용하는 컬럼 선택 게이트를 통해, 로컬 데이터 버스쌍 LOBP물 구성하는 로컬 데이터 버스 EBP 및 /DBP의 각각과 전기적으로 결합된다.

이와 같이 데이터 버스를 계층화함으로써, 글로벌 데이터 버스쌍 608P 및 로컬 데이터 버스쌍 LOSP의 부 하 용량을 저감시켜 데이터 판독을 고속화할 수 있다.

또한, 각 메모리 어레이에 대용하여 도 7에 도시한 익사 데이터 배스 \$DB에 상당하는, 익사 로컬 데이터 배스 \$LDB가 배치된다. 도 12에는, 메모리 어레이(No-a1, 10-a2, 10-b1 및 10-b2)의 각각 대용하여 배치 되는, 의사 로컬 데이터 배스 \$LDBa1, \$LDBa2, \$LDBb1 및 \$LDBb2가 대표적으로 나타난다.

각 의사 로컬 데이터 버스 SLOB는, 로컬 데이터 버스쌍 LOBP을 구성하는 로컬 데이터 버스 LOB 및 /LOB의



각각과, 단위 김미당 전기 저항치가 마찬가지가 되도록 설계된다.

표기는 생략하고 있지만, 각 메모리 어레이에서 도 10에 도시한, 데미 메모리 셀 DMC, 데미 기준 전압 때 선 SLd 및 의사 데미 데이터 배스 SDB4에 상당하는 배선이 배치된다.

[따라서, 실시여 2의 변형예 2와 마찬가지로, 각 에모리 어레이 내에서 선택되는 메모리 셈의 위치에 의존하지 않고, 감지 전략 Is을 입정하게 유지할 수 있다. 이 결과, 실시예 4에 따른 따서 디바이스에서는 데이터 버스를 계층화합으로써, 데이터 판독의 고속화를 도모함과 함께 선택되는 메모리 어레이 및 메모리 셀의 위치에 의존하지 않고, 데이터 판독 마진을 마찬가지로 확보하며 안정적인 데이터 판독을 실행할 수 있게 된다.

또, 행렬형으로 배치되는 메모리 머레이의 각각에 대해서는, 실시에 1 내지 3 및 이를 변형에로 나타낸 어느 한쪽의 메모리 어레이(10)의 구성을 적용시키는 것도 가능하다. 그 경우에는, 필요에 따라 글로벌 데이터 버스쌍 및 로벌 데이터 버스쌍을, 데미터 버스쌍이 아니라 단선의 데이터선으로서 배치합과 합順 데이터 판독 회로(53)의 구성을, 도 2에 도시한 데이터 판독 회로(52a)와 마찬가지로 하면 된다.

또, 실시예 1 내지 4 및 이들 변형예에서는, 기준 전압 배선 SL에 의해 공급되는 판독 기준 전압이 접지 전압 Vss인 경우만을 나타내고 있지만, 이 판독 기준 전압은 다른 전압, 예查 물면 전원 전압 Vcc로 하여 도 좋다. 이 경우에는, 데이터 판독 회로(S2a, 52b 및 53)에서, 데이터 버스 따를 접지 전압 Vss로 좋다 운하는 동, 각각의 도연에서 도시한 전압의 극성을 반전시키면 된다.

#### [실시예 5]

실시에 5에서는, 고집적화에 적합한, 다미오드를 액세스 소자로서 이용한 구성의 메모리 셀을 적용한 경 우에서의 데이터 판독의 안정화에 대하여 설명한다.

도 13을 참조하면, 다이오드를 미용한 MTJ 메모리 셀 MCDD는 자기 터널 접합부 MTJ와, 액세스 다이오드 며을 구비한다. 액세스 다이오드 메온 자기 터널 접합부 MTJ로부터 워드션 때를 향하는 방향을 순방향으 로 하면 양자간에 결합된다. 비트선 BL은 워드선 때과 교차하는 방향으로 설치되고, 자기 터널 접합부 베기와 결합된다.

MTJ 메모리 셀 MCDD에 대한 데이터 기업은, 워드션 때 및 비트선 NL에 데이터 기업 전류를 흘림으로써 행해진다. 데이터 기업 전류의 방향은 액세스 트랜지스터를 미용한 메모라 셀의 경우와 마찬가지로, 기업데이터의 데이터 레벨에 따라 설정된다.

한편, 데이터 판독 시에는. 선택된 메모리 셀에 대응하는 워드선 때은 저전압(예를 들면 접지 전압 Vss) 상태로 설정된다. 이 때, 비트선 만을 고전압(예를 들면 전원 전압 Vcc) 상태로 프리차지해 둠으로써 액 세스 다이오드 메이 순 바이어스되어 도롱하고, 감지 전류 Is를 자기 터널 접합부 MTJ로 쏠릴 수 있다.

한편, 비선택의 메모리 셀에 대용하는 워드선 WL은, 고전압 상태로 설정되기때문에, 대용하는 액세스 다 미오드 떠운 역 바이어스되어 비도통 상태를 유지하며, 감지 전류 Is는 흐르지 않는다.

이와 같이 하며, 액세스 다이오드를 이용한 NTJ 메모리 셀에서도 데이터 판독 및 데이터 기입을 실행함 수 있다.

도 14를 참조하면, 반도체 주 기판 SUB 상의 n형 영역 NAR과, n형 영역 NAR 상에 설치된 p형 영역 PAR에 따라 액세스 다이오드 OM이 형성된다.

액세스 다이오드 마의 캐소드에 상당하는 n형 영역 NAR은 금속 배선층 M1에 형성된 워드선 및고 클합된다. 액세스 CO이오드 마의 애노드에 상당하는 p형 영역 PAR은, 배리머 메탈(140) 및 금속막(150) 쥴 통해 자기 터널 접합부 MTJ와 전기적으로 결합된다. 비트선 BL은 금속 배선층 M2에 배치되고, 자기 터널 접합부 MTJ와 결합된다. 이와 같이, 액세스 트랜지스터를 대신하여 액세스 CP이오드를 이용합으로 써, 고집적화에 유리한 MTJ 메모리 셀을 구성할 수 있다.

그러나, 데이터 기입 시에, 워드선 때 및 비트선 BL에는 데이터 기입 전류가 흐르기 때문에, 이름 배선에 데이터 기입 전류에 의한 전압 강하가 각각 발생된다. 미러한 전압 강하가 발생된 결과, 워드선 때 및 비트선 BL 상에서의 전압 분포에 따라, 데이터 기입의 대상으로 되어 있지 않은 MJ 메모리 셀의 일부 에서, 엑세스 다이오드 메의 PN 접합이 온틸 우려가 있다. 이 결과, 예기치 않은 전류가 MTJ 메모리 셀 등 흐름으로써 잘못된 데이터 기입이 실행점 우려가 있다.


다음에, 다이오드를 이용한 베기 에모리 셀의 다른 구성예를 나타낸다.

도 15를 참조하면, 다이오드를 이용한 HTJ 메모리 셀 MCD는 도 13에 도시한 구성과 마찬가지로, 자기 터널 접합부 NTJ 및 액세스 다이오드 떠를 구네한다. NTJ 메모리 셀 MCD에서는 판독 워드션 RML과 기입 워드션 RML이 분활하여 배치되는 점이, 도 13에 도시한 NTJ 메모리 셀 MCD의 구성과 다르다. 비트선 BL은 기입 워드션 RML및 판독 워드선 RML과 교치하는 방향으로 배치되고, 자기 터널 접합부 MTJ와 전기적으로

액세스 CH이오드 메운 자기 터널 접합부 MTJ로부터 판독 워드션 RML을 향하는 방향을 순방향으로 하며, 양자간에 결합된다. 기입 워드션 WML은, CHE 배션과 접속되지 않고, 자기 터널 접합부 MTJ와 근접하며 설치된다.

MTJ 메모리 셀 MCD에서는, 데이터 기업 시에 있어서, 판독 워드션 RML에 전략을 출발 필요가 않기 때문에, 판독 워드션 RML의 전압을 안정적으로 고전압 상태(전원 전압 Ycc)로 유지하여, 액세스 다미오드 메을 확성하게 역 바이머스하여 비도통 상태를 유지할 수 있다. 따라서, 도 13에 도시한 MTJ 메모리 셀 MCDD와 비교하여 데이터 기업 동작의 안정화를 도모할 수 있다.

도 16을 참조하면, NTJ 메모리 셑 MCD는 독립한 배선으로서 뻐치되는 기입 워드선 呼吸을 더욱 구비하는 점에서, 도 14에 도시한 MTJ 메모리 셈 MCDD의 구조와 다르다. 그 밖의 부분의 구조는, 도 14와 마찬가



지미기 때문에, 상세한 설명은 반복하지 않는다. 기입 워드션 때L은, 여름 물면 판독 워드션 RML과 동일 한 금숙 배선층 베에 형성할 수 있다.

또, 통일 행에 속하는 MTJ 메모리 쇌 MCD 사이에서, 액세스 다이오드 DM의 캐소드에 상당하는 n형 영역 NAR까리 전기적으로 경합함으로써, 판독 워드선 RML을 특히 설치하지 않고, 도 15에 도시한 액세스 다이 오드 DM과 판독 워드션 RML의 결합 관계를 실현함 수도 있다. 이러한 구성으로 하면, 고급적화 및 동작 의 안정화가 양립월 수 있다.

또, 도 13 및 도 15에 각각 도시한 메모리 셀 MCD 및 MCDD는, 데이터 판독에 판한 구성은 동일하기 때문에, 이하에서는, 대표적으로 메모리 셀 MCD를 뻐치한 메모리 어레미(10)에서의 데이터 판독의 안정화에 대하여 설명한다. 즉, 이하의 설명에서, 메모리 셀 MCD는 메모리 셀 MCDD로 치환하는 것이 가능하다.

또한, 이하의 설명에서, 다이오드를 이용한 메모리 셀 MCD, MCDO에서도, 액세스 트랜지스터로 이용한 때 모리 셀 MC와 마찬가지로, 각 메모리 셀에서의 자기 터널 점합부 MTJ에 상당하는 부분에 대해서는, 기억 데이터의 레벨에 따라 전기 저합치가 변화하는 소자로 치환하는 것이 가능하다.

도 17을 참조하면, 메모리 어레이(10)에서, 도 15에 도시한 구성을 갖는 메모리 쇌 MDD가 n형 xm멾에 행 협형으로 배치된다. 도 17에서는, 데이터 판독 통작과는 관계없는 기입 워드선 때리의 표기는 생략된다.

워드션 드라이버(30)는 판독 워드션 RWL1~RWLn에 각각 대용하여 설치되는, 워드 드라이버 RWD1~RWDn을 갖는다. 이하에서는, 워드 드라이버 RWD1~RWDn을 충청하는 경우에는, 간단히 워드 드라이버 RWD라고도 표기한다.

워드 드라이버 RMN ~ RM마은 행 디코더(20)로부터의 행 디코드 신호 RD1~RDn에 각각 용답하며 판독 워드 선 RML1~RMLn의 전압 레벨을 설정한다.

행 디코더(20)는 행 디코드 신호 RD1~RDn 중의 선택된 메모리 셀 행에 대응하는 하나를 H 레벨로 활성화 한다.

각 워드 드라이버 RWD는, 예를 쫄면 인버터로 구성되며, 대응하는 행 디코드 신호의 확성화에 응답하며, 대응하는 판독 워드선 RML을 판독 기준 전압인 접지 전압 Vss와 견기적으로 결합한다. 미것에 용답하여, 메모리 셀 MD 내에서 액세스 다이오드 DM이 소바이머스되어 도통하고, 비트선 BL과 접지 전압 Vss로 설 정되는 판독 워드선 RML 사이에 전기적으로 결합되는, 자기 터널 정합부 MTJ로 감지 전류 Is를 끌려, 데 이터 판독을 실행할 수 있다.

비트선 BL에 대한 강지 전류 Is의 공급은 도 2와 마찬가지로 배치되는, 데이터 판독 회로(52a), 데이터 버스 DB, 컬럼 선택 개미트 CS3 및 컬럼 선택선 CSL에 의해 열 선택 결과에 ( G라 실행된다.

실시에 5에 따른 구성에서는, 판독 워드선 RM교, 데이터 버스 08는, 실시에 1에서의 기준 전압 배선 \$L 과 비트선 6L 사이의 관계와 마찬가지로, 단위 길이랑 전기 저항치가 동일한 값이 되도록 배치된다. 또 한, 워드 드라이버 워드 드라이버 RWO 1~RWOnOI 배치되는 영역과, 메모리 머레이(10)를 사이에 두고 반 대촉(행 방향)에서, 데이터 버스 08와 데이터 판독 회로(52a)는 결합된다.

이러한 구성으로 함으로써 선택된 메모리 셀 열의 위치에 상관없이, 감지 전류 Is의 전류 경로에 포함되는, 데이터 버스 OB 및 판독 워드선 RML의 전기 저항치의 함을 거의 일정하게 유지하며, 감지 전류 Is의 변동률 방지할 수 있다.

이에 [따라, 고집적화에 적합하고, 다이오드를 이용한 메모리 셀을 행렬형으로 배치하는 메모리 어레이 내 에서도, 선택된 메모리 셀 열에 의존하지 않고 데이터 판독 마진을 동일하게 유지하여 데이터 판독을 안 정화할 수 있다.

#### [실시예 5의 변형예 1]

도 18을 참조하면, 실시예 5의 변형예 1에 따른 구성에서는 도 17에 도시한 실시예 5에 따른 구성 외에, 판독 기준 전압인 접지 진압 Vss를 골급하기 위한 기준 전압 배선 SL이 더욱 설치된다. 기준 전압 배션 SL은 비트선 BL과 단위 길이당 전기 저항치가 마찬가지의 값이 되도록, 실시예 1에서의 기준 전압 배션 SL과 비트선 BL 사이의 관계와 마찬가지로 배치된다.

기준 진압 배선 있은, 열 방향을 따라 배치되고, 비트선 BLOI 데이터 배스 DB와 결합되는 영역, 즉 컬럼 선택 게이트 CSG가 배치되는 영역과, 메모리 머레이(10)골 샤이에 두고 반대촉(열 방향)에 있어서, 접지 전압 Vss와 결합된다.

각 워드 드라이버 웨이는 대응하는 판독 워드션 RML을 활성화하는 경우에는, 해당 판독 워드션 RML을 기준 전압 배선 있고 전기적으로 결합한다. 그 밖의 부분의 구성은, 도 17과 마찬가지이기 때문에 상세한 설 명은 반복하지 않는다.


이러한 구성으로 함으로써, 다이오드를 이용한 메모리 셀플 행렬형으로 배치한 메모리 어레미(10)에서도, 선택된 메모리 행의 위치에 관계없이, 감지 전류 Is의 전류 경로에 포함되는, 비트선 BL 및 기준 전압 배 선 SL의 전기 저항치의 합을 거의 일정하게 유지하여, 감지 전류 Is의 변동을 방지할 수 있다.

또한, 실시에 5와 마찬가지로, 데이터 버스 BB.및 판독 워드선 RM의 전기 저항치를 설계함으로써, 선택 메모리 쉥의 위치에 관계없이, 메모리 어레이 내에서 데이터 판독 시의 등작 마진을 통일하게 유지할 수 있어, MRAM 디바이스 전체의 동작 마진을 총분히 확보할 수 있다.

#### [실시예 5의 변형예 2]

실시에 5의 변형에 2배서는, 실시에 5의 변형에 1의 구성 외에, 쫄드형의 비트션 구성이 적용된다.

도 19를 참조하면, 메모리 어레이(10)에서, 메모리 셀 MCO 및 더미 메모리 셀 DMCD가, 도 7에 도시한 메 모리 셀 MC 및 더미 메모리 셀 DMC와 마찬가지로, 판독 워드션 군과 더미 판독 워드션 DRMLO 및 DRML1을





[나라 배치된다.

더미 메모리 셀 메CO의 각각은, 더미 메모리 셀 메C와 마찬가지의 더미 기억부 메TJ 및, 비트선 BL 및 /BL의 한국과 더미 판독 워드선 DRWL 혹은 DRW 사이에 더미 기억부 BMTJ와 직별로 결합되는 액세스 CH이

도 19에서는, 제번째 및(j+1)번째의 메모리 설 행에 대응하는 판독 워드션 RELJ 및 ROLJ+1과, 미틀에 대용하는 워드 드라이버 RED; 및 ROLJ+1이! 대표적으로 도시된다. 또한, 더미 판독 워드션 DROLO 및 DROL1에 각각 대용하여, 더미 워드 드라이버 RWOGO 및 RODGIO! 배치된다.

도 18에 도시한 구성과 마찬가지로, 이들 워드 드라이버는 공통의 기준 전압 배선 있과 전기적으로 결합 팀으로써 활성화되고, 접지 전압 Vss가 공급된다.

비트선 RL과 비트선쌍을 구성하는, 상보의 비트선 /BL은, 비트선 RL 및 기준 전압 배선 SL의 각각과, 단 위 길이당 저항치가 마찬가지의 값이 되도록 뻐치된다. 이러한 구성으로 항으로써, 고집적화에 적합한, 메모리 셀 NCDO클 배치하는 경우에도, 중도형의 비트선 구성에 기초하여 데이터 판독 등작 마진을 확보하 여, 데이터 판독 등작의 안정화를 더욱 도모할 수 있다.

또한, 메모리 셀 MC로 공급되는 감지 전투(도면 중의 lsc)와, 더미 메모리 셀 OMC로 공급되는 감지 전류 (도면 중의 lsd)에 대해서도, 선택되는 메모리 셀 MC가 속하는 행 및 열의 양방향에 의존하지 않고 동일 레벨로 설정할 수 있기 때문에, 상보적으로 동작시키는 데이터 판독의 마진을 향상시키는 것이 가능해진

또, 모든 조합에 대한 도시는 생략하지만, 실시에 1 내지 4 및 이를 변형에에서, 메모리 셀 MC를 대신하 여 액세스 다이오드를 이용한 메모리 셀 MCOD 혹은 MCD를 배치할 수 있다.

이번 개시된 실시예는 모든 점에서 예시미대 제한적만 것은 아니라고 생각되어야 한다. 본 발명의 범위는 상기한 설명이 아니라 특허청구범위에서 설명되며, 특허청구범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.

#### 进想到 金子

본 발명은 MRM 디바이스로 대표되는 기억 데이터의 레벨에 따라 전기 저항치가 변화하는 메모리셑을 구 비한 기억 장치에서 선택되는 메모리 셀 위치에 의존하지 않고, 데이터 판독 마진을 동일하게 유지하여 데이터 판독 동작을 안정화할 수 있다.

#### (57) 친구의 성취

#### 참구한 1

기억 장치에 있어서,

행렬형으로 뻐치된 복수의 메모리 셀(NC)을 갖는 메모리 어레이(10)와,

상기 메모리 셀의 행에 각각 대응하여 설치되고, 상기 데이터 판독 시에 행 선택 결과에 따라 선택적으로 활성화되는 복수의 판독 워드션(RML)과,

상기 메모리 설의 열에 각각 대응하여 설치되는 복수의 비트선(6L)과,

상기 복수의 비트선과 통일 방향을 따라 상기 열에 대용하여 뻐치되고, 판독 기준(Yss)읍 공급하기 위한 복수의 기준 전압 배선(SL)과

상기 데이터 판독 시에, 상기 판독 기준 전압과의 사이에 형성되는 진류 경로로 흐르는 데이터 판독 전류 (is)를, 상기 복수의 비트선 중의 열 선택 결과에 따라 선택되는 적어도 하나에 공급하기 위한 데미터 판 목 회로(52a, 52b, 53-a, 53-b)

#### 를 구비하며.

상가 복수의 메모리 셅의 각각은,

기억 데이터의 레벨에 따라 전기 저학치가 변화하는 기억부(MTJ)와,

상기 목수의 비트선 중의 대용하는 1개와 상기 복수의 기준 전압 배선 중의 대용하는 1개와의 사미에서 상기 기억부와 적렬로 전기적으로 결합되어, 상기 복수의 판독 워드선 중의 대용하는 1개의 활성화에 용 답하여 도통하는 메모리 셀 선택 게미트(ATR)를 포함하고,

상기 데이터 판독 시에 선택 열에 대응하는 기준 전압 배선 및 상기 선택 열에 대응하는 비트선 중, 상기 전류 경로에 포함되는 부분의 전기 저항치의 총합은 상기 행 선택 결과에 의존하지 않고 거의 일정한 것 을 특징으로 하는 기억 장치.

#### 월구하 2

기억 잠치에 있어서,


행렬형으로 배치된 복수의 메모리 셀(MC)을 갖는 메모리 어레이(10)와,

상기 메모리 셀의 행에 각각 대응하며 설치되며, 상기 데이터 판독 시에 행 선택 결과에 따라 선택적으로 활성화되는 복수의 잔독 워드선(RML)과,

상기 데모리 셀의 열에 각각 대용하여 설치되는 복수의 비트선(別)과,

35-15





상기 복수의 비트선과 동일 방향률 따라 상기 열에 대응하여 배치되며, 판독 기준 전압(Vss)을 공급하기 위한 복수의 기준 전압 배선(SL)과,

상기 메모리 어려이와 연집한 영역에, 상기 복수의 판독 워드션과 동일 방향을 따라 배치되는 데이터 버 스(08)와,

상기 데이터 판독 시에, 상기 판독 기준 전압과의 사이에 형성되는 전류 경로로 흐르는 데이터 판독 전류 (Is)클, 상기 데이터 버스로 공급하기 위한 데이터 판독 회로(52a, 52b, 53-a, 53-b)와.

상기 복수의 비트선 중, 열 선택 결과에 따라 선택되는 I개와 상기 데이터 버스를 전기적으로 결합하기 위한 열 선택부(CSGI-CSGn)와,

상기 메모리 어레이를 사이에 두고 상기 데이터 버스와 반대측의 염역에서, 상기 데이터 버스와 동일 방향을 따라 배치되는 의사 데이터 버스(SOB)

#### 중 구비하였.

상기 의사 데이터 버스는, 상기 판독 기준 전압 및 각 상기 기준 전압 뻐선과 전기적으로 결합되고,

상기 복수의 메모리 셀의 각각은,

기억 데이터의 레벨에 따라 전기 저항치가 변화하는 기억부(MTJ)와,

상기 복수의 버트선 중 대응하는 1개 및 상기 복수의 기준 전압 배선 중의 대응하는 1개와의 사이에서 상 기 기억부와 직협로 전기적으로 결합되며, 상기 복수의 판독 워드선 중 대응하는 1개의 활성화에 응답하 며 도통하는 메모리 셀 선택 게이트(ATR)를 *포*합하며,

상기 데이터 판목 시에, 상기 데이터 버스 및 상기 의사 데이터 버스 중의 상기 전류 경로에 포함되는 부 분의 전기 저항치의 충함은 상기 열 선택 결과에 의존하지 않고 거의 일정한 것을 특징으로 하는 기억 장 첫

#### 청구함 3

기억 장치에 있어서,

행렬형으로 배치된 복수의 메모리 셈(MC)을 갖는 메모리 머레이(10)와,

상기 메모리 셀의 행에 각각 대용하며 설치되는 복수의 워드선(印制, 肌)과,

상기 메모리 셀의 열에 각각 대용하여 설치되는 복수의 비트선(BL)과,

상기 메모리 어래이와 인접하는 영역에 상기 복수의 비트선과 동일 방향을 따라 배치되는, 판독 기준 전  $\mathrm{cl}(Vss)$ 을 공급하기 위한 기준 전압 배선( $\mathrm{SL}$ )과,

상기 복수의 워드션에 각각 대응하여 배치되며, 각각이, 상기 데이터 판독 시에, 상기 복수의 워드션 중의 대응하는 1개를 행 선택 결과에 따라 상기 기준 전압 배선과 전기적으로 결합하기 위한 복수의 워드드라이버(RMD1-RMDn)와,

상기 데이터 판독 시에, 상기 판독 기준 전압과의 사이에 형성되는 전류 경로로 흐르는 데이터 판독 전류 (Is)를, 상기 복수의 비트선 중의 열 선택 결과에 따라 선택되는 적어도 1개에 대하여 공급하기 위한 데 이터 판독 회로(52a, 52b, 53-a, 53-b)

#### 를 구비하며,

상기 복수의 메모리 셀의 각각은,


기억 데이터의 레벨에 따라 전기 저항치가 변화하는 기억부(NTJ)와,


대용하는 1개의 네트선 및 대용하는 1개의 워드선 중의 사이에서 상기 기억부와 직렬로 전기적으로 결합 되고, 상기 대용하는 워드선이 상기 판독 기준 전압과 결합된 경우에 도통하는 정류 소자(마)결 포함하고,

상기 데이터 판독 시에, 선택 열에 대용하는 비트선과 상기 가준 견압 배선 중의, 상기 전류 경로에 포함 되는 부분의 전기 저항치의 흥합은 상기 행 선택 결과에 의존하지 않고 거의 일정한 것을 특징으로 하는 기억 장치.


- 2
















MARGER JOHNSON







⊊£!3









<u> 504</u>









<u>585</u>







35-21





















*도일8* 




35-24







도만10









<u> 5811</u>








5B12




35-27






*도만1*3

#### MCDD




5014




SE#15


#### MCD









*도胜18* 




5017
















*도면18* 









£**#2**0

#### (종래 기술)




5.0121

## (종래 기술)




TH2?

#### (중래 기술)









*⊊0*29

#### (종래 기술)



STEP STEP

#### (종래 기습)









5.8125

#### (중래 기술)








*582*0

#### (종래 기술)



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

### BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

GOLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

### IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER: \_\_\_\_

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.